编辑矢量波形文件进行仿真时,需要编辑的是
编辑矢量波形文件进行仿真时,需要编辑的是
A.所有输入信号
B.所有输出信号
C.全部信号
D.任选部分信号
正确答案:所有输入信号
- 1.module SHFT1(CLK,LOAD,DIN,QB); output QB; input CLK,LOAD; input[7:0] DIN; reg[7:0] REG8; always @(posedge CLK)if(LOAD)REG8=DIN ;()else REG8[6:0]=REG8[7:1]; assign QB = REG8[0] ; endmodule该程序实现的功能为:
- 2.下列哪些是正确的:
- 3.module FDIV0(input CLK, RST,input [3:0] D, output PM, output [3:0] DOUT);reg [3:0] Q1; reg FULL;wire LD;always@(posedge CLK or negedge RST)if(!RST)begin Q1=0; FULL=0; end else if(LD)begin Q1=D; FULL=1; end else begin Q1=Q1+1; FULL=0; endassign LD=(Q1==4
- 4.module CNT4(CLK,Q);()output [3:0] Q; input CLK;reg()Q1 ;()always @(posedge CLK)Q1 = Q1+1 ;assign Q = Q1;()endmodule空格处应该填入:
- 5.含清0控制的锁存器module LATCH3(CLK,D,Q,RST);output Q;input CLK,D,RST;()Q;always@(D or CLK or RST)if(!RST)Q=0;else if(CLK)Q=D;endmodule空格处应该填入:
- 6.含同步复位控制的D触发器module DFF2(input CLK, input D, input RST, output reg Q);always@(posedge CLK)Q=()?0:D;endmodule空格处应该填入:
- 7.module SHFT1(CLK,LOAD,DIN,QB); output QB; input CLK,LOAD; input[7:0] DIN; reg[7:0] REG8; always @(posedge CLK)if(LOAD)REG8=DIN ;()else()=REG8[7:1]; assign QB = REG8[0] ; endmodule空格处应该填入:
- 8.module CNT4(CLK,Q);()output [3:0] Q; input CLK;reg [3:0] Q ;always @(posedge())Q = Q+1 ; endmodule
- 9.下列哪一个表述是正确:
- 10.含清0控制的锁存器module LATCH2(CLK,D,Q,RST);output Q;input CLK,D,RST;assign Q=(!RST)?():(CLK?D.Q);endmodule空格处应该填入: