从代码always@（posedge CLK or negedge RST）可以看出：
从代码always@（posedge CLK or negedge RST）可以看出：
A.RST是同步信号，高电平有效
B.RST是异步信号，低电平有效
C.RST是同步信号，下降沿有效
D.RST是异步信号，下降沿电平有效
正确答案：RST是异步信号，低电平有效
Tag：EDA技术与Verilog 信号 电平
时间：2022-01-19 15:00:34