module CNT4(CLK,Q);()output [3:0] Q; input CLK;reg()Q1 ;()always @(posedge CLK)Q1 = Q1+1 ;assign Q = Q1;()endmodule空格处应该填入:
module CNT4(CLK,Q);()output [3:0] Q; input CLK;reg()Q1 ;()always @(posedge CLK)Q1 = Q1+1 ;assign Q = Q1;()endmodule空格处应该填入:
A.reg
B.CLK
C.Q1
D.[3:0]
正确答案:[3:0]
Tag:EDA技术与Verilog 空格
时间:2022-01-19 15:00:24
- 上一篇:含清0控制的锁存器module LATCH3(CLK,D,Q,RST);output Q;input CLK,D,RST;()Q;always@(D or CLK or RST)if(!RST)Q=0;else if(CLK)Q=D;endmodule空格处应该填入:
- 下一篇:module FDIV0(input CLK, RST,input [3:0] D, output PM, output [3:0] DOUT);reg [3:0] Q1; reg FULL;wire LD;always@(posedge CLK or negedge RST)if(!RST)begin Q1=0; FULL=0; end else if(LD)begin Q1=D; FULL=1; end else begin Q1=Q1+1; FULL=0; endassign LD=(Q1==4