含同步复位控制的D触发器module DFF2(input CLK, input D, input RST, output reg Q);always@(posedge CLK)Q=()?0:D;endmodule空格处应该填入:
含同步复位控制的D触发器module DFF2(input CLK, input D, input RST, output reg Q);always@(posedge CLK)Q=()?0:D;endmodule空格处应该填入:
A.CLK
B.RST
C.Q
D.D
正确答案:RST
Tag:EDA技术与Verilog 触发器 空格
时间:2022-01-19 15:00:23
- 上一篇:module SHFT1(CLK,LOAD,DIN,QB); output QB; input CLK,LOAD; input[7:0] DIN; reg[7:0] REG8; always @(posedge CLK)if(LOAD)REG8=DIN ;()else()=REG8[7:1]; assign QB = REG8[0] ; endmodule空格处应该填入:
- 下一篇:含清0控制的锁存器module LATCH3(CLK,D,Q,RST);output Q;input CLK,D,RST;()Q;always@(D or CLK or RST)if(!RST)Q=0;else if(CLK)Q=D;endmodule空格处应该填入: