下列哪些是正确的:
下列哪些是正确的:
A.如果将某信号定义为边沿敏感时钟信号,则必须在敏感信号列表中给出对应的表述
B.若将某信号定义为对应于时钟的电平敏感的异步控制信号,在always过程结构中必须明示信号的逻辑行为
C.若将某信号定义为对应于时钟的同步控制信号,则绝不可以以任何形式出现在敏感信号表中
D.敏感信号列表中可以出现混合信号
正确答案:如果将某信号定义为边沿敏感时钟信号,则必须在敏感信号列表中给出对应的表述;若将某信号定义为对应于时钟的电平敏感的异步控制信号,在always过程结构中必须明示信号的逻辑行为;若将某信号定义为对应于时钟的同步控制信号,则绝不可以以任何形式出现在敏感信号表中
Tag:EDA技术与Verilog 信号 时钟
时间:2022-01-19 15:00:25
- 上一篇:module FDIV0(input CLK, RST,input [3:0] D, output PM, output [3:0] DOUT);reg [3:0] Q1; reg FULL;wire LD;always@(posedge CLK or negedge RST)if(!RST)begin Q1=0; FULL=0; end else if(LD)begin Q1=D; FULL=1; end else begin Q1=Q1+1; FULL=0; endassign LD=(Q1==4
- 下一篇:module SHFT1(CLK,LOAD,DIN,QB); output QB; input CLK,LOAD; input[7:0] DIN; reg[7:0] REG8; always @(posedge CLK)if(LOAD)REG8=DIN ;()else REG8[6:0]=REG8[7:1]; assign QB = REG8[0] ; endmodule该程序实现的功能为: