首页
利用具有异步预置数端的计数器芯片构成N进制加法计数器，若预置数据为0，则应将（）所对应的状态译码后驱动置数端。
精华吧
→
答案
→
知到智慧树
→
未分类
利用具有异步预置数端的计数器芯片构成N进制加法计数器，若预置数据为0，则应将（）所对应的状态译码后驱动置数端。
A.N
B.N+1
C.N-1
正确答案：N
Tag：
计数器
译码
加法
时间：2024-01-14 21:02:43
上一篇：
某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要（）时间。
下一篇：
下列电路中能用来实现计数器功能的电路是（）。
相关答案
1.
要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要（）片。
2.
若要按基于触发器的设计方法来设计一个脉冲序列为1101001110的序列脉冲发生器，应选用（）个触发器。
3.
请问下图中的JK触发器，转换成了哪种功能的触发器？（）
4.
半导体存储器按读、写功能分有（）和（）2种。
5.
（）存储器在读/写的同时需要进行数据刷新，（）存储器则不存在刷新问题。
6.
利用MOS管栅极电容对电荷的暂存作用来存储信息的为（）RAM。
7.
欲使D触发器按Q*=Q′工作，应使输入D=（）。
8.
对于T触发器，若现态Q=1，欲使次态Q*=1，应使输入T=（）。
9.
两片存储容量为32K*8的EPROM，进行位扩展后其存储容量变为下面哪一个（）。
10.
存储容量为8K*8的ROM，有（）位输入地址。
热门答案
1.
随机存储器RAM含义是在工作时具有（）功能。
2.
下面程序中元件例化语句中模块元件名分别是XOR2、and； ，例化元件名分别是（）、（）。。
3.
verilogHDL中 reg[n-1：0] mema；与 reg mema [n-1：0] ；两个语句是相同的，都是定义了reg型变量mema。
4.
verilogHDL程序中，模块的输入/输出信号类型如果缺省，默认为wire型。（）
5.
若一个源文件中有多个模块，则其中只能有一个顶层模块，且其名与文件同名，其它的为子模块。（）
6.
if（表达式）与 if（表达式= = 1），表达含义一样，前者是后者的简写。
7.
下列符号常量的定义， 合法的格式有（）。
8.
在verilogHDL中，整常数有三种表示方式，表达成197的方式，则默认这是一个十进制数，默认位宽是（）位。
9.
下列标识符中根据verilogHDL语法，合法的标识符是（）。
10.
已知某4变量输入的函数，输入变量为D3、D2、D1、D0，若把输入看作1位的BCD码，当被4整除时，则输出Y为1，反之为0，则该函数的最小项和的表达式是（）。