首页
verilogHDL程序中，模块的输入/输出信号类型如果缺省，默认为wire型。（）
精华吧
→
答案
→
知到智慧树
→
未分类
verilogHDL程序中，模块的输入/输出信号类型如果缺省，默认为wire型。（）
A.正确
B.错误
正确答案：正确
Tag：
模块
信号
类型
时间：2024-01-14 21:02:26
上一篇：
若一个源文件中有多个模块，则其中只能有一个顶层模块，且其名与文件同名，其它的为子模块。（）
下一篇：
verilogHDL中 reg[n-1：0] mema；与 reg mema [n-1：0] ；两个语句是相同的，都是定义了reg型变量mema。
相关答案
1.
if（表达式）与 if（表达式= = 1），表达含义一样，前者是后者的简写。
2.
下列符号常量的定义， 合法的格式有（）。
3.
在verilogHDL中，整常数有三种表示方式，表达成197的方式，则默认这是一个十进制数，默认位宽是（）位。
4.
下列标识符中根据verilogHDL语法，合法的标识符是（）。
5.
已知某4变量输入的函数，输入变量为D3、D2、D1、D0，若把输入看作1位的BCD码，当被4整除时，则输出Y为1，反之为0，则该函数的最小项和的表达式是（）。
6.
二进制译码器相当于是一个最小项发生器，所以可以用来实现组合逻辑电路。（）
7.
共阳极接法发光二极管数码显示器需选用有效输出为低电平的七段显示译码器来驱动。（）
8.
用有n个地址输入端的数据选择器可实现n变量输入的时序逻辑电路。
9.
对两个一位二进制数进行判断， 若A<；B，则输出Y为1，否则输出Y为0，表达式为（）。
10.
从下列器件中选择，只需一片就可以实现把余三码转为8421码的功能。（）
热门答案
1.
16选1数据选择器，地址输入端有（）个，输出端有一个。
2.
四选一的数据选择器，其数据输入端有（）个，地址输入端有2个。
3.
当编码器 74LS147 的输入端 I 1 、 I 5 、 I 6 、 I 7 同时为低电平，而其余输入端为高电平时，输出为（）。
4.
一个译码器若有128个输出端，则其应该有（）个输入端。
5.
逻辑函数 Y（A，B，C）=AC+B′C 的最大项积的形式是（）。
6.
逻辑函数 Y（A，B，C）= AC + BC’ 的最小项和的形式是（）。
7.
逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。（）
8.
已知有4个逻辑变量，它们能组成的最大项的个数为（）个，这4个逻辑变量组成的任意2个最小项之积恒为（）。
9.
逻辑函数； F（A、B、C）= M0M1M2M4的 最小项表示式为（）。
10.
以下几个表达式中，按照逻辑代数运算法则分析，正确的有（）。