首页
欲使D触发器按Q*=Q′工作，应使输入D=（）。
精华吧
→
答案
→
知到智慧树
→
未分类
欲使D触发器按Q*=Q′工作，应使输入D=（）。
A.1
B.Q
C.0
D.Q′
正确答案：Q′
Tag：
触发器
工作
时间：2024-01-14 21:02:33
上一篇：
对于T触发器，若现态Q=1，欲使次态Q*=1，应使输入T=（）。
下一篇：
利用MOS管栅极电容对电荷的暂存作用来存储信息的为（）RAM。
相关答案
1.
两片存储容量为32K*8的EPROM，进行位扩展后其存储容量变为下面哪一个（）。
2.
存储容量为8K*8的ROM，有（）位输入地址。
3.
随机存储器RAM含义是在工作时具有（）功能。
4.
下面程序中元件例化语句中模块元件名分别是XOR2、and； ，例化元件名分别是（）、（）。。
5.
verilogHDL中 reg[n-1：0] mema；与 reg mema [n-1：0] ；两个语句是相同的，都是定义了reg型变量mema。
6.
verilogHDL程序中，模块的输入/输出信号类型如果缺省，默认为wire型。（）
7.
若一个源文件中有多个模块，则其中只能有一个顶层模块，且其名与文件同名，其它的为子模块。（）
8.
if（表达式）与 if（表达式= = 1），表达含义一样，前者是后者的简写。
9.
下列符号常量的定义， 合法的格式有（）。
10.
在verilogHDL中，整常数有三种表示方式，表达成197的方式，则默认这是一个十进制数，默认位宽是（）位。
热门答案
1.
下列标识符中根据verilogHDL语法，合法的标识符是（）。
2.
已知某4变量输入的函数，输入变量为D3、D2、D1、D0，若把输入看作1位的BCD码，当被4整除时，则输出Y为1，反之为0，则该函数的最小项和的表达式是（）。
3.
二进制译码器相当于是一个最小项发生器，所以可以用来实现组合逻辑电路。（）
4.
共阳极接法发光二极管数码显示器需选用有效输出为低电平的七段显示译码器来驱动。（）
5.
用有n个地址输入端的数据选择器可实现n变量输入的时序逻辑电路。
6.
对两个一位二进制数进行判断， 若A<；B，则输出Y为1，否则输出Y为0，表达式为（）。
7.
从下列器件中选择，只需一片就可以实现把余三码转为8421码的功能。（）
8.
16选1数据选择器，地址输入端有（）个，输出端有一个。
9.
四选一的数据选择器，其数据输入端有（）个，地址输入端有2个。
10.
当编码器 74LS147 的输入端 I 1 、 I 5 、 I 6 、 I 7 同时为低电平，而其余输入端为高电平时，输出为（）。