首页
将JK触发器的J、K端连在一起作为输出，就构成了D触发器。
精华吧
→
答案
→
超星尔雅学习通未分类
将JK触发器的J、K端连在一起作为输出，就构成了D触发器。
A.正确
B.错误
正确答案：B
Tag：
电子技术
触发器
时间：2022-04-07 15:45:15
上一篇：
基本RS触发器在触发脉冲消失后，其输出（）
下一篇：
若放大电路的放大倍数为负，则引入的反馈一定是负反馈
相关答案
1.
乙类功率放大电路存在交越失真。
2.
甲类功率放大电路中，在没有输入信号时，电源的功耗最少
3.
甲类功率放大器的最大效率为50%
4.
编码器任意时刻都只有一个输入有效，故编码器只允许一个输入端输入有效信号。
5.
组合逻辑电路根据需要可以加入反馈回路。
6.
2线—4线译码器有（）
7.
要完成BCD码转换器为数码管显示的段码，需用的电路为（）
8.
集成边沿D触发器的输出状态取决于CP=1期间输入D的状态。
9.
所谓上升沿触发，是指触发器的输出状态变化是发生在CP=1期间。
10.
JK触发器在J=K=1时，每来一个CP脉冲，触发器就翻转一次，故知JK触发器具有计数功能。
热门答案
1.
同步RS触发器、D触发器、JK触发器都是无穷翻的触发器。
2.
一个4位二进制加法计数器起始状态为1001，当最低位接收到4个脉冲时，触发器状态为（）
3.
N个触发器可以构成能存放（）位二进制数码的寄存器。
4.
用与非门构成的基本RS触发器，欲使该触发器保持原状态，则输入信号应为（）
5.
为了减小放大电路的输入电阻，应引入（）负反馈
6.
为了增大放大电路的输入电阻，应引入（）负反馈
7.
为了稳定放大电路的输出电流，应引入（）负反馈
8.
一位8421BCD码计数器至少需要（）个触发器。
9.
8421BCD码十进制计数器的状态为1000，若再输入6个计数脉冲，则计数器的新状态是（）
10.
同步时序逻辑电路与异步时序逻辑电路相比较，其差异在于后者（）