首页
集成边沿D触发器的输出状态取决于CP=1期间输入D的状态。
精华吧
→
答案
→
超星尔雅学习通未分类
集成边沿D触发器的输出状态取决于CP=1期间输入D的状态。
A.正确
B.错误
正确答案：B
Tag：
电子技术
状态
触发器
时间：2022-04-07 15:45:08
上一篇：
所谓上升沿触发，是指触发器的输出状态变化是发生在CP=1期间。
下一篇：
要完成BCD码转换器为数码管显示的段码，需用的电路为（）
相关答案
1.
JK触发器在J=K=1时，每来一个CP脉冲，触发器就翻转一次，故知JK触发器具有计数功能。
2.
同步RS触发器、D触发器、JK触发器都是无穷翻的触发器。
3.
一个4位二进制加法计数器起始状态为1001，当最低位接收到4个脉冲时，触发器状态为（）
4.
N个触发器可以构成能存放（）位二进制数码的寄存器。
5.
用与非门构成的基本RS触发器，欲使该触发器保持原状态，则输入信号应为（）
6.
为了减小放大电路的输入电阻，应引入（）负反馈
7.
为了增大放大电路的输入电阻，应引入（）负反馈
8.
为了稳定放大电路的输出电流，应引入（）负反馈
9.
一位8421BCD码计数器至少需要（）个触发器。
10.
8421BCD码十进制计数器的状态为1000，若再输入6个计数脉冲，则计数器的新状态是（）
热门答案
1.
同步时序逻辑电路与异步时序逻辑电路相比较，其差异在于后者（）
2.
要产生10个顺序脉冲，若用4位双向移位寄存器74LS194来实现，需要（）片。
3.
8位移位寄存器，串行输入时经（）个脉冲后，8位数码全部存入寄存器中。
4.
欲设计0-7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（）级触发器。
5.
全加器的输出不仅仅取决于输入，同时还取决于相邻低位的进位，因此说全加器属于时序逻辑电路。
6.
编码器，译码器，数据选择器都属于组合逻辑电路。
7.
放大器常采用分压式偏置电路，主要目的是为了提高输入阻抗。
8.
放大器的静态工作点一经设定后，不会受外界因素的影响。
9.
把模拟量转换为相应的数字量的转换器称为（）
10.
把数字量转换成为相应模拟量的过程称（）