首页
同步时序逻辑电路与异步时序逻辑电路相比较，其差异在于后者（）
精华吧
→
答案
→
超星尔雅学习通未分类
同步时序逻辑电路与异步时序逻辑电路相比较，其差异在于后者（）
正确答案：没有触发器
Tag：
电子技术
时序
电路
时间：2022-04-07 15:44:55
上一篇：
要产生10个顺序脉冲，若用4位双向移位寄存器74LS194来实现，需要（）片。
下一篇：
8421BCD码十进制计数器的状态为1000，若再输入6个计数脉冲，则计数器的新状态是（）
相关答案
1.
8位移位寄存器，串行输入时经（）个脉冲后，8位数码全部存入寄存器中。
2.
欲设计0-7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（）级触发器。
3.
全加器的输出不仅仅取决于输入，同时还取决于相邻低位的进位，因此说全加器属于时序逻辑电路。
4.
编码器，译码器，数据选择器都属于组合逻辑电路。
5.
放大器常采用分压式偏置电路，主要目的是为了提高输入阻抗。
6.
放大器的静态工作点一经设定后，不会受外界因素的影响。
7.
把模拟量转换为相应的数字量的转换器称为（）
8.
把数字量转换成为相应模拟量的过程称（）
9.
可重复进行编程的可编程器件有（）
10.
集成D/A转换器可以用来构成（）
热门答案
1.
集成DAC常采用哪两种类型（）
2.
D/A转换器的转换误差包括（）
3.
组合逻辑电路的设计步骤为
4.
OTL功率放大电路一定采用双电源供电
5.
甲乙类功率放大器可以减小交越失真。
6.
乙类功率放大电路的交越失真是由三极管输入特性的非线性引起的。
7.
在一定的外界信号作用下，触发器可以从一个稳态翻转为另一个稳态；而当外界信号消失后，能将新建立的状态保持不变。
8.
当基本RS触发器的两个输入端均为1时，触发器的状态即为1.
9.
一个触发器能储存1位二进制。
10.
PN结加反向电压时，PN结变宽，反向电流较小，反向电阻较大，PN结处于截止状态。