下列不属于财务会计信息基本要求的有（）
下列不属于财务会计信息基本要求的有（）
A.信息准确性
B.信息未来适用
C.信息及时性
D.信息支持决策
正确答案：信息未来适用
- 1.将256个正弦信号数据写入rom模块后，应设计一个几位的二进制计数器，来实现存储器的寻址？
- 2.双向端口在完成输入功能时，可以不使原来呈输出模式的端口呈高阻态。
- 3.高阻态Z可以在电路模块中被信号所传递。
- 4.module triBUS4(IN3,IN2,IN1,IN0,ENA,DOUT); input[3:0] IN3,IN2,IN1,IN0 ; input[1:0] ENA; output[3:0] DOUT; reg[3:0]DOUT; always @(ENA, IN0)if(ENA==2'b00)DOUT=IN0;（）else DOUT=4'hz; always @(ENA, IN1)if(ENA==2'b01)DOUT=IN1;（）else DOUT=4'hz; al
- 5.Verilog默认，else与最近的没有else的if相关联。
- 6.不完整的条件语句的描述，是Verilog描述时序电路的途径之一。
- 7.Y1 = A^D;Y2 = ；6 A E | C;这两句语句的执行过程是，在第一条语句“Y1 = A^D;”被执行后，要延时6个时间单位才能执行第二条语句。
- 8.对于阻塞式赋值，执行过程分为（1）计算出“驱动表达式”的值；（2）向目标变量进行赋值操作；（3）完成赋值，这三个步骤不是一步完成的。
- 9.module andd(A,B,Q); output Q; input A,B; reg Q; always @(A,B)if(A==0)begin if(B==0)Q=0; end else Q=1;endmodule其中，else Q=1;与哪句语句对应：
- 10.module andd(A,B,Q); output Q ; input A,B; reg Q; always @(A,B)if(A==0)if(B==0)Q=0; else Q=1;endmodule其中，else Q=1;与哪句语句对应：