Verilog默认,else与最近的没有else的if相关联。
Verilog默认,else与最近的没有else的if相关联。
A.正确
B.错误
正确答案:正确
Tag:EDA技术与Verilog
时间:2022-01-19 15:00:52