首页
在时序逻辑电路中，保持时间约束不可违反；一旦违反，可以通过降频的方式来修正，但是这样会降低电路的性能。
精华吧
→
答案
→
知到智慧树
→
未分类
在时序逻辑电路中，保持时间约束不可违反；一旦违反，可以通过降频的方式来修正，但是这样会降低电路的性能。
A.正确
B.错误
正确答案：错误
Tag：
计算机组成原理
电路
时序
时间：2024-01-10 11:09:12
上一篇：
有限状态机中包含了有限个离散状态。
下一篇：
对于按字节寻址的存储器，一个32位字存储在该存储器的第42个字的位置，则该字的字节地址是（）。
相关答案
1.
在SystemVerilog中，<=是阻塞赋值符号，赋值需要按照语句在代码中的顺序依次执行。
2.
在SystemVerilog中，可以使用always（）latch过程块对锁存器进行建模（）。
3.
Moore型状态机在绘制状态转换图时，输出信息标在状态结点（圆圈）中。
4.
在时序逻辑电路中，建立时间约束不可违反；一旦违反电路将无法使用，只能重新设计。
5.
下列哪种器件中存储的信息在掉电以后即丢失？
6.
内存若为16MB，则表示其容量为（）KB。
7.
一个 4 位寄存器可以构成最长计数器的长度是（）。
8.
系统任务$monitor在每次执行的时刻打印相应信息。
9.
在SystemVerilog过程块中可以对模块进行实例化声明。
10.
阻塞赋值主要用于实现组合逻辑电路，非阻塞赋值主要用于实现时序逻辑电路。
热门答案
1.
一个SystemVerilog测试程序需要包含几个要素（）。
2.
logic类型的变量会被综合为（）电路。
3.
在SystemVerilog模块中定义一个端口必须指明哪些要素（）。
4.
64位行波进位加法器的延迟为（）。假设全加器的延迟是450ps。
5.
如下程序中第三条阻塞赋值语句完成赋值的时刻是（）。 always（）comb begin
6.
假设m = 4'b0101，下列运算结果正确的是（）。
7.
假设a=3'b001，则表达式{2{a}}的值是（）。
8.
卡诺图的画圈原则中，说法正确的是（）
9.
下列表达式成立的是（）
10.
关于组合逻辑电路说法正确的是（）