首页
在时序逻辑电路中，建立时间约束不可违反；一旦违反电路将无法使用，只能重新设计。
精华吧
→
答案
→
知到智慧树
→
未分类
在时序逻辑电路中，建立时间约束不可违反；一旦违反电路将无法使用，只能重新设计。
A.正确
B.错误
正确答案：错误
Tag：
计算机组成原理
电路
时序
时间：2024-01-10 11:09:06
上一篇：
下列哪种器件中存储的信息在掉电以后即丢失？
下一篇：
Moore型状态机在绘制状态转换图时，输出信息标在状态结点（圆圈）中。
相关答案
1.
内存若为16MB，则表示其容量为（）KB。
2.
一个 4 位寄存器可以构成最长计数器的长度是（）。
3.
系统任务$monitor在每次执行的时刻打印相应信息。
4.
在SystemVerilog过程块中可以对模块进行实例化声明。
5.
阻塞赋值主要用于实现组合逻辑电路，非阻塞赋值主要用于实现时序逻辑电路。
6.
一个SystemVerilog测试程序需要包含几个要素（）。
7.
logic类型的变量会被综合为（）电路。
8.
在SystemVerilog模块中定义一个端口必须指明哪些要素（）。
9.
64位行波进位加法器的延迟为（）。假设全加器的延迟是450ps。
10.
如下程序中第三条阻塞赋值语句完成赋值的时刻是（）。 always（）comb begin
热门答案
1.
假设m = 4'b0101，下列运算结果正确的是（）。
2.
假设a=3'b001，则表达式{2{a}}的值是（）。
3.
卡诺图的画圈原则中，说法正确的是（）
4.
下列表达式成立的是（）
5.
关于组合逻辑电路说法正确的是（）
6.
译码器具有N个输入和2N个输出，且输出具有独热性（）。
7.
卡诺图的编码采用格雷码（）。
8.
组合逻辑电路是无记忆的（）。
9.
布尔代数就是二值数学运算（）。
10.
关于无关项X，说法错误的是（）