首页
在SystemVerilog过程块中可以对模块进行实例化声明。
精华吧
→
答案
→
知到智慧树
→
未分类
在SystemVerilog过程块中可以对模块进行实例化声明。
A.正确
B.错误
正确答案：错误
Tag：
计算机组成原理
实例
模块
时间：2024-01-10 11:09:00
上一篇：
阻塞赋值主要用于实现组合逻辑电路，非阻塞赋值主要用于实现时序逻辑电路。
下一篇：
系统任务$monitor在每次执行的时刻打印相应信息。
相关答案
1.
一个SystemVerilog测试程序需要包含几个要素（）。
2.
logic类型的变量会被综合为（）电路。
3.
在SystemVerilog模块中定义一个端口必须指明哪些要素（）。
4.
64位行波进位加法器的延迟为（）。假设全加器的延迟是450ps。
5.
如下程序中第三条阻塞赋值语句完成赋值的时刻是（）。 always（）comb begin
6.
假设m = 4'b0101，下列运算结果正确的是（）。
7.
假设a=3'b001，则表达式{2{a}}的值是（）。
8.
卡诺图的画圈原则中，说法正确的是（）
9.
下列表达式成立的是（）
10.
关于组合逻辑电路说法正确的是（）
热门答案
1.
译码器具有N个输入和2N个输出，且输出具有独热性（）。
2.
卡诺图的编码采用格雷码（）。
3.
组合逻辑电路是无记忆的（）。
4.
布尔代数就是二值数学运算（）。
5.
关于无关项X，说法错误的是（）
6.
布尔代数的与或非，运算优先级是（）
7.
关于二进制的相关说法正确的是
8.
两输入的逻辑门包括
9.
相同功能的逻辑门中扇入数越多，逻辑门越复杂。
10.
增加位宽的方法有零扩展和符号扩展两种。