and是Verilog语法中预先定义了的门级原型。
and是Verilog语法中预先定义了的门级原型。
A.正确
B.错误
正确答案：正确
Tag：电子线路设计测试与实验 原型 语法
时间：2022-01-16 21:50:25