首页
时序逻辑电路在结构上（）。
精华吧
→
答案
→
慕课
→
未分类
时序逻辑电路在结构上（）。
A.必须有组合逻辑电路
B.必须有存储电路
C.必有存储电路和组合逻辑电路
D.以上均正确
正确答案：必须有存储电路
Tag：
电子技术基础
电路
逻辑
时间：2022-01-12 21:28:18
上一篇：
时序逻辑电路的一般结构由组合逻辑电路与（）组成。
下一篇：
若构成一个十二进制计数器，所用触发器至少（）。
相关答案
1.
数字电路根据逻辑功能的不同特点,可以分成两大类（）。
2.
同步时序电路与异步时序电路比较，其差异在于后者（）
3.
具有记忆功能的逻辑电路是（）
4.
时序逻辑电路特点中，下列叙述正确的是（）
5.
下列不属于时序逻辑电路的是（）
6.
时序逻辑电路按状态转换情况可分为（）时序电路和（）时序电路两大类。（）
7.
数码寄存器采用的输入输出方式为（）
8.
下列逻辑电路不具有记忆功能的是（）
9.
一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为（）
10.
一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHZ，经过（）可转换为4位并行数据输出。
热门答案
1.
下列功能的触发器中，不能构成移位寄存器的是（）
2.
4位移位寄存器，现态为1100，经左移1位后其次态为（）
3.
米里型时序逻辑电路的输出是（）
4.
莫尔型时序逻辑电路的输出是（）
5.
下列触发器中，克服了空翻现象的有（）。
6.
正边沿D触发器，D为在时钟脉冲CP正边沿到来前1，而CP正边沿后D变为0，则CP正边沿后Q为（）。
7.
JK触发器可全由（）组成。
8.
存在约束条件的触发器是（）。
9.
由与非门构成的基本RS触发器的输入端为R、S，则其约束条件为（）。
10.
JK触发器通过必要的连接，能完成D触发器和T触发器的功能吗？