首页
数码寄存器采用的输入输出方式为（）
精华吧
→
答案
→
慕课
→
未分类
数码寄存器采用的输入输出方式为（）
A.并行输入、并行输出
B.串行输入、串行输出
C.并行输入、串行输出
D.串行输入、并行输出
正确答案：并行输入、并行输出
Tag：
电子技术基础
寄存器
输入输出
时间：2022-01-12 21:28:11
上一篇：
下列逻辑电路不具有记忆功能的是（）
下一篇：
时序逻辑电路按状态转换情况可分为（）时序电路和（）时序电路两大类。（）
相关答案
1.
一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为（）
2.
一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHZ，经过（）可转换为4位并行数据输出。
3.
下列功能的触发器中，不能构成移位寄存器的是（）
4.
4位移位寄存器，现态为1100，经左移1位后其次态为（）
5.
米里型时序逻辑电路的输出是（）
6.
莫尔型时序逻辑电路的输出是（）
7.
下列触发器中，克服了空翻现象的有（）。
8.
正边沿D触发器，D为在时钟脉冲CP正边沿到来前1，而CP正边沿后D变为0，则CP正边沿后Q为（）。
9.
JK触发器可全由（）组成。
10.
存在约束条件的触发器是（）。
热门答案
1.
由与非门构成的基本RS触发器的输入端为R、S，则其约束条件为（）。
2.
JK触发器通过必要的连接，能完成D触发器和T触发器的功能吗？
3.
对于D触发器，欲使Qn+1=Qn，应使输入D=（）。
4.
D触发器的特性方程是（）？
5.
下降沿触发的边沿JK触发器在时钟脉冲CP下降沿到来前J=1，K=0，而在CP下降沿到来后变为J=.,K=1，则触发器状态为（）
6.
要将维持阻塞D触发器CT74LS74输出Q置为低电平0，则输入为（）。
7.
同步JK触发器，边沿JK触发器，主从JK触发器的逻辑功能（）。
8.
为实现将JK触发器转换为D触发器,应使（）。
9.
JK触发器在CP脉冲作用下，欲使Qn+1=Qn,则对输入信号描述不正确的是（）。
10.
一个触发器有（）个稳态,它可记录（）位二进制码，存储8位二进制信息需要（）个触发器。（）