首页
对于D触发器，欲使Qn+1=Qn，应使输入D=（）。
精华吧
→
答案
→
慕课
→
未分类
对于D触发器，欲使Qn+1=Qn，应使输入D=（）。
A.0
B.1
C.Q
D.Q+1
正确答案：Q
Tag：
电子技术基础
触发器
时间：2022-01-12 21:28:04
上一篇：
D触发器的特性方程是（）？
下一篇：
JK触发器通过必要的连接，能完成D触发器和T触发器的功能吗？
相关答案
1.
下降沿触发的边沿JK触发器在时钟脉冲CP下降沿到来前J=1，K=0，而在CP下降沿到来后变为J=.,K=1，则触发器状态为（）
2.
要将维持阻塞D触发器CT74LS74输出Q置为低电平0，则输入为（）。
3.
同步JK触发器，边沿JK触发器，主从JK触发器的逻辑功能（）。
4.
为实现将JK触发器转换为D触发器,应使（）。
5.
JK触发器在CP脉冲作用下，欲使Qn+1=Qn,则对输入信号描述不正确的是（）。
6.
一个触发器有（）个稳态,它可记录（）位二进制码，存储8位二进制信息需要（）个触发器。（）
7.
边沿JK触发器和维持阻塞型D触发器是由（）触发的。
8.
对于边沿JK触发器，当J=0，K=0时，触发器的次态为（）
9.
对于同步触发器，下列说法正确的是（）
10.
若JK触发器的J=1，K=1时，若Q=1，当触发脉冲完成后（即CP=0），Q的状态为（）
热门答案
1.
同步D触发器CP端由1变为0后，触发器（）
2.
同步RS触发器特性方程只有在CP（）期间有效
3.
与基本RS触发器相比较，同步RS触发器有什么特点？（）
4.
由与非门构成的RS触发器,要使Qn+1=0,则输入信号应为（）
5.
由或非门组成的基本RS触发器的约束条件为（）
6.
由与非门组成的基本RS触发器的置“1”端和置“0”端在使用时，哪种输入是不允许的？（）
7.
基本RS触发器有0或1两种状态。当`RD=0、`SD=1时,无论触发器初态如何,触发器（）。
8.
组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
9.
用数据选择器可实现时序逻辑电路。
10.
数据选择器和数据分配器的功能正好相反，互为逆过程。