首页
莫尔型时序逻辑电路的输出是（）
精华吧
→
答案
→
慕课
→
未分类
莫尔型时序逻辑电路的输出是（）
A.只与输入有关
B.只与电路当前状态有关
C.与输入和电路当前状态都有关
D.与输入和电路当前状态都有关
正确答案：只与电路当前状态有关
Tag：
电子技术基础
电路
状态
时间：2022-01-12 21:28:08
上一篇：
下列触发器中，克服了空翻现象的有（）。
下一篇：
米里型时序逻辑电路的输出是（）
相关答案
1.
正边沿D触发器，D为在时钟脉冲CP正边沿到来前1，而CP正边沿后D变为0，则CP正边沿后Q为（）。
2.
JK触发器可全由（）组成。
3.
存在约束条件的触发器是（）。
4.
由与非门构成的基本RS触发器的输入端为R、S，则其约束条件为（）。
5.
JK触发器通过必要的连接，能完成D触发器和T触发器的功能吗？
6.
对于D触发器，欲使Qn+1=Qn，应使输入D=（）。
7.
D触发器的特性方程是（）？
8.
下降沿触发的边沿JK触发器在时钟脉冲CP下降沿到来前J=1，K=0，而在CP下降沿到来后变为J=.,K=1，则触发器状态为（）
9.
要将维持阻塞D触发器CT74LS74输出Q置为低电平0，则输入为（）。
10.
同步JK触发器，边沿JK触发器，主从JK触发器的逻辑功能（）。
热门答案
1.
为实现将JK触发器转换为D触发器,应使（）。
2.
JK触发器在CP脉冲作用下，欲使Qn+1=Qn,则对输入信号描述不正确的是（）。
3.
一个触发器有（）个稳态,它可记录（）位二进制码，存储8位二进制信息需要（）个触发器。（）
4.
边沿JK触发器和维持阻塞型D触发器是由（）触发的。
5.
对于边沿JK触发器，当J=0，K=0时，触发器的次态为（）
6.
对于同步触发器，下列说法正确的是（）
7.
若JK触发器的J=1，K=1时，若Q=1，当触发脉冲完成后（即CP=0），Q的状态为（）
8.
同步D触发器CP端由1变为0后，触发器（）
9.
同步RS触发器特性方程只有在CP（）期间有效
10.
与基本RS触发器相比较，同步RS触发器有什么特点？（）