首页
具有记忆功能的逻辑电路是（）
精华吧
→
答案
→
慕课
→
未分类
具有记忆功能的逻辑电路是（）
A.加法器
B.显示器
C.译码器
D.计数器
正确答案：计数器
Tag：
电子技术基础
计数器
加法器
时间：2022-01-12 21:28:13
上一篇：
时序逻辑电路特点中，下列叙述正确的是（）
下一篇：
同步时序电路与异步时序电路比较，其差异在于后者（）
相关答案
1.
下列不属于时序逻辑电路的是（）
2.
时序逻辑电路按状态转换情况可分为（）时序电路和（）时序电路两大类。（）
3.
数码寄存器采用的输入输出方式为（）
4.
下列逻辑电路不具有记忆功能的是（）
5.
一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为（）
6.
一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHZ，经过（）可转换为4位并行数据输出。
7.
下列功能的触发器中，不能构成移位寄存器的是（）
8.
4位移位寄存器，现态为1100，经左移1位后其次态为（）
9.
米里型时序逻辑电路的输出是（）
10.
莫尔型时序逻辑电路的输出是（）
热门答案
1.
下列触发器中，克服了空翻现象的有（）。
2.
正边沿D触发器，D为在时钟脉冲CP正边沿到来前1，而CP正边沿后D变为0，则CP正边沿后Q为（）。
3.
JK触发器可全由（）组成。
4.
存在约束条件的触发器是（）。
5.
由与非门构成的基本RS触发器的输入端为R、S，则其约束条件为（）。
6.
JK触发器通过必要的连接，能完成D触发器和T触发器的功能吗？
7.
对于D触发器，欲使Qn+1=Qn，应使输入D=（）。
8.
D触发器的特性方程是（）？
9.
下降沿触发的边沿JK触发器在时钟脉冲CP下降沿到来前J=1，K=0，而在CP下降沿到来后变为J=.,K=1，则触发器状态为（）
10.
要将维持阻塞D触发器CT74LS74输出Q置为低电平0，则输入为（）。