首页
下面哪种触发方式抗干扰能力最强（）。
精华吧
→
答案
→
慕课
→
未分类
下面哪种触发方式抗干扰能力最强（）。
A.电平触发
B.时钟触发
C.边沿触发
D.脉冲触发
正确答案：边沿触发
Tag：
数字电子技术基础
电平
抗干扰
时间：2022-01-02 21:46:34
上一篇：
锁存器输入信号的状态有有效和无效两种，可以是高电平有效，也可以是低电平有效，具体要根据内部电路确定。
下一篇：
下面触发方式，抗干扰能力最强的是（）。
相关答案
1.
锁存器输入信号的状态有两种：有效和无效，实际应用中输入信号大部分时间是无效的。
2.
D锁存器的输出对输入透明，即时钟信号有效期间输入是什么，输出就是什么，所以锁存器抗干扰强。
3.
基本的SR锁存器有与非门和或非门两种构成方式。与非门构成的输入信号是高电平有效。
4.
Q称为锁存器或触发器的状态，也称现态，他和其他输入信号一起影响锁存器或触发器的新的状态Q*，所以将Q称为状态变量。
5.
关于基本存储单元的功能及特点，下列说法错误的是（）
6.
数字电路中需要存储记忆，对基本存储单元的要求是能够存储记忆1和0，我们用两个稳定的状态：0态和１态来表示，下面关于0态和1态描述正确的是（）。
7.
元件例化语句的引脚映射就是对用在主程序中的元件的引脚在主程序中应该如何连接做一说明。
8.
always语句可以看成一无限循环语句。
9.
initial语句没有触发条件，只执行一次；always语句也没有触发条件，但可以执行无限次。
10.
非阻塞赋值语句“=”，常用于时序逻辑电路的设计，在一个块语句内，采用非阻塞赋值语句的变量只有在块内的语句全都执行完毕后才被赋予新的数值，此前都保持原来的值。
热门答案
1.
在一个块语句中，如果有多条阻塞赋值语句，在前面的赋值语句没有完成之前，后面的语句就不能被执行，就像被阻塞了一样，因此称为阻塞赋值方式。
2.
VerilogHDL语言中，阻塞赋值的符号为()。
3.
条件语句有两种：If-else语句和case语句，关于二者的区别下面描述不正确的是（）。
4.
If-else条件语句：if（表达式）语句1；其中表达式就是条件，表达式可以有多种表达形式，但下面（）不可以。
5.
下面for循环语句：for(i=0;i=6;i=i+1)s=s+1；循环执行次数为（）。
6.
always语句的敏感信号表达式又称事件表达式或敏感表，关于敏感信号表达式下面描述中错误的是。
7.
always语句必须使用敏感信号表达式。
8.
在always块语句中被赋值的变量只能是register型变量。
9.
VerilogHDL中进行行为描述，必须要用到always语句。
10.
定义：reg[2:0]sum;则If(sum[2:0]=3’d4)和If(sum[2])这两个语句的作用一样。