首页
在always块语句中被赋值的变量只能是register型变量。
精华吧
→
答案
→
慕课
→
未分类
在always块语句中被赋值的变量只能是register型变量。
A.正确
B.错误
正确答案：正确
Tag：
数字电子技术基础
变量
赋值
时间：2022-01-02 21:46:13
上一篇：
VerilogHDL中进行行为描述，必须要用到always语句。
下一篇：
always语句必须使用敏感信号表达式。
相关答案
1.
定义：reg[2:0]sum;则If(sum[2:0]=3’d4)和If(sum[2])这两个语句的作用一样。
2.
always@(sel[1:0]oraorb)case(sel[1:0])2’b00:q=a；2’b11:q=b；（）endcase这个程序中用到case语句，为把表达式sel的所有取值都列出来，请用一句将case语句补充完整（）。
3.
定义一线型向量rega，4位，下面（）种是正确的。
4.
always@(alord)beginif(al)q=d；end程序中如果al=1，q=d;如果al=0，q=（）。
5.
moduleF_ADDER(ain,bin,cin,cout,sum);inputain,bin,cin;outputcout,sum;wirenet1,net2,net3；h_adderU1（ain,bin,net1,net2）;h_adderU2（.A(net1),.SO(sum),.B(cin),.CO(net3)）;orU3（cout,net2,net3）;endmodule请问该程序使用的是哪种描述方式（）。
6.
分析VerilogHDL程序：if(a)out1=int1;elseout1=int2;当a=（）执行out1=int1。
7.
位运算符与缩减运算符的运算符号一样，区别是位运算符是单目运算符，缩减运算符是双目运算符。
8.
wire型变量与reg型变量的区别是：wire型变量不具有记忆存储功能，就相当于实际电路中的一根连线。
9.
在verilogHDL语言中，有两种注释。一种是符号//后面是多行注释;另一种从/*开始，到*\结束是单行注释。
10.
VerilogHDL中的关键字或保留字是必须用大写字母定义。
热门答案
1.
每个VerfilogHDL源文件中只准编写一个顶层模块，以module开始，以endmodule结束。
2.
已知“a=1b’1;b=3b'001;”那么{a,b}＝（）。
3.
在verilogHDL语言中，a=4b'1011，那么操作：a=（）。
4.
整常数的表达方式有三种，第三种形式默认是位宽32位的（）数。1.位宽'进制数字2.进制数字3.数字
5.
请选择下面（）个语句实现了要求：定义16位符号常量addrwidth的功能。
6.
下列标识符中，（）是不合法的标识符。
7.
共阴极数码管输入端abcdefg输入的是0110000，数码管显示3。
8.
用8个数码管静态显示8位十进制信息，需要8个显示译码器。
9.
表达式A+A'B不存在竞争冒险。
10.
中规模芯片除本身功能外，可以用来实现组合逻辑函数，但只有译码器、数据选择器可以实现任意组合逻辑函数。