首页
选择信号赋值语句允许有条件重叠的现象，也允许存在条件涵盖不全情况。
精华吧
→
答案
→
知到智慧树
→
未分类
选择信号赋值语句允许有条件重叠的现象，也允许存在条件涵盖不全情况。
A.正确
B.错误
正确答案：错误
Tag：
EDA技术
赋值
语句
时间：2023-12-17 10:33:48
上一篇：
进程经综合后对应的硬件电路，对进程中的所有可读入信号都是敏感的，而在VHDL行为仿真中并非如此，除非将所有的读入信号列为敏感信号。
下一篇：
选择信号赋值语句本身不能在进程中应用，但其功能却与进程中的CASE语句的功能相似。
相关答案
1.
下列属于并行语句的是（）
2.
下列属于顺序语句的是（）
3.
VHDL中可以具有属性的项目有（）
4.
条件等待语句是指（）
5.
敏感信号等待语句是指（）
6.
一般情况下，只有WAIT UNTIL格式的等待语句可以被综合器接受。
7.
LOOP循环语句的循环方式由（）语句控制。
8.
CASE选择句中的“=>；”不是操作符，它相当于“THEN”的作用。
9.
IF语句是一种条件语句，它根据语句中所设置的一种或多种条件，有选择地执行指定的顺序语句。
10.
下列属于转向控制语句的是（）
热门答案
1.
下列不属于顺序语句的是（）
2.
变量赋值目标<；= 赋值源；其中指向左边的双箭头（<；=）作为一个整体，称之为变量赋值符号。
3.
信号赋值目标?：= 赋值源；其中冒号加等号（：=）作为一个整体，称之为信号赋值符号。
4.
下列属于变量赋值的特点的是（）
5.
下列符号中表示逻辑左移的是（）
6.
VHDL语言操作符的种类包括（）
7.
类型转换函数方式，就是通过定义一个数据类型转换函数，将属于某种数据类型的数据对象转换成属于另一种数据类型的数据对象。
8.
对于数据类型不同的参量需要进行相互作用和传递时，首先必须进行数据类型的转换，这是因为VHDL是一种强类型语言，要求各种数据类型相同的参量，才能相互作用和传递。
9.
由于标准逻辑位数据类型的多值性，在条件语句中，如果未考虑到STD（）LOGIC的所有可能的取值情况，综合器可能会插入不希望的锁存器。
10.
STD（）LOGIC（）VECTOR数据类型的数据对象赋值的原则是：同位宽、同数据类型的矢量间才能进行赋值。