首页
条件等待语句是指（）
精华吧
→
答案
→
知到智慧树
→
未分类
条件等待语句是指（）
A.WAIT语句
B.WAIT ON 信号表
C.WAIT UNTIL条件表达式
正确答案：WAIT UNTIL条件表达式
Tag：
EDA技术
条件
表达式
时间：2023-12-17 10:33:44
上一篇：
敏感信号等待语句是指（）
下一篇：
VHDL中可以具有属性的项目有（）
相关答案
1.
一般情况下，只有WAIT UNTIL格式的等待语句可以被综合器接受。
2.
LOOP循环语句的循环方式由（）语句控制。
3.
CASE选择句中的“=>；”不是操作符，它相当于“THEN”的作用。
4.
IF语句是一种条件语句，它根据语句中所设置的一种或多种条件，有选择地执行指定的顺序语句。
5.
下列属于转向控制语句的是（）
6.
下列不属于顺序语句的是（）
7.
变量赋值目标<；= 赋值源；其中指向左边的双箭头（<；=）作为一个整体，称之为变量赋值符号。
8.
信号赋值目标?：= 赋值源；其中冒号加等号（：=）作为一个整体，称之为信号赋值符号。
9.
下列属于变量赋值的特点的是（）
10.
下列符号中表示逻辑左移的是（）
热门答案
1.
VHDL语言操作符的种类包括（）
2.
类型转换函数方式，就是通过定义一个数据类型转换函数，将属于某种数据类型的数据对象转换成属于另一种数据类型的数据对象。
3.
对于数据类型不同的参量需要进行相互作用和传递时，首先必须进行数据类型的转换，这是因为VHDL是一种强类型语言，要求各种数据类型相同的参量，才能相互作用和传递。
4.
由于标准逻辑位数据类型的多值性，在条件语句中，如果未考虑到STD（）LOGIC的所有可能的取值情况，综合器可能会插入不希望的锁存器。
5.
STD（）LOGIC（）VECTOR数据类型的数据对象赋值的原则是：同位宽、同数据类型的矢量间才能进行赋值。
6.
信号的使用和定义范围是实体、进程、子程序、结构体和程序包。
7.
从硬件电路系统来看，（）相当于当前层次中个模块之间的连线以及上面的值。
8.
虽然VHDL仿真器允许变量和信号设置初始值，但在实际应用中，VHDL综合器并不会把这些信息综合进去。
9.
在下标段的定义中，TO表示数组下标序列由低到高，，而DOWNTO表示数组下标序列由高到低。
10.
下列数制基数表示的文字中表示十六进制数的是（）