首页
由于标准逻辑位数据类型的多值性，在条件语句中，如果未考虑到STD（）LOGIC的所有可能的取值情况，综合器可能会插入不希望的锁存器。
精华吧
→
答案
→
知到智慧树
→
未分类
由于标准逻辑位数据类型的多值性，在条件语句中，如果未考虑到STD（）LOGIC的所有可能的取值情况，综合器可能会插入不希望的锁存器。
A.正确
B.错误
正确答案：正确
Tag：
EDA技术
可能会
语句
时间：2023-12-17 10:33:27
上一篇：
STD（）LOGIC（）VECTOR数据类型的数据对象赋值的原则是：同位宽、同数据类型的矢量间才能进行赋值。
下一篇：
对于数据类型不同的参量需要进行相互作用和传递时，首先必须进行数据类型的转换，这是因为VHDL是一种强类型语言，要求各种数据类型相同的参量，才能相互作用和传递。
相关答案
1.
信号的使用和定义范围是实体、进程、子程序、结构体和程序包。
2.
从硬件电路系统来看，（）相当于当前层次中个模块之间的连线以及上面的值。
3.
虽然VHDL仿真器允许变量和信号设置初始值，但在实际应用中，VHDL综合器并不会把这些信息综合进去。
4.
在下标段的定义中，TO表示数组下标序列由低到高，，而DOWNTO表示数组下标序列由高到低。
5.
下列数制基数表示的文字中表示十六进制数的是（）
6.
VHDL作为一种硬件描述语言，其所有语句经过逻辑综合后都会变成对应的硬件电路。
7.
对于VHDL的编译器和综合器来说，程序文字的大小写是不加区分的。
8.
VHDL对设计的描述具有相对独立性，因此设计者可以不懂硬件的结构，也不必管最终设计的目标器件是什么。
9.
Nios Ⅱ处理器系列包括了快速的（Nios Ⅱ/f）、经济的（Nios Ⅱ/e）和标准的（Nios Ⅱ/s）三种内核，每种都针对不同的性能范围和成本。
10.
在Quartus Ⅱ的主菜单下，执行【Tools】→【Run Simulation Tool】命令，可以进入进行RTL仿真和门级仿真的操作界面。
热门答案
1.
若某端口定义为“CQ：OUT STD（）LOGIC（）VECTOR（3 DOWNTO 0）；”，则CQ的数据类型为（）
2.
CLK'；EVENT AND CLK='；1'；表示CLK的（）
3.
在实际的数字集成电路中，（）端口模式相当于双向引脚，它由一个普通输出端口（OUT）加入三态输出缓冲器和输入缓冲器构成的。
4.
程序包（）重载了可用于INTEGER型及STD（）LOGIC和STD（）LOGIC（）VECTOR型混合运算的运算符，并定义了一个由STD（）LOGIC（）VECTOR型到INTEGER型的转换函数。
5.
STD（）LOGIC（）UNSIGNED和STD（）LOGIC（）SIGNED程序包的区别是，STD（）LOGIC（）SIGNED中定义的运算符考虑到了符号，是有符号数的运算，而STD（）LOGIC（）UNSIGNED则正好相反。
6.
若TEMP1为10以内的正整数，下述以CASE TEMP1开始的选择语句的功能是（）
7.
若TEMP1为10以内的正整数，下述以CASE TEMP1开始的选择语句的功能是（）
8.
非手术治疗方式治疗子宫脱垂的目的不包括
9.
分娩以后支持子宫的筋膜、韧带-般需要多少天才能恢复？
10.
经外阴、阴道手术术后患者体位不妥的是