首页
由或非门构成的基本RS锁存器的约束条件是SDRD=0。
精华吧
→
答案
→
知到智慧树
→
未分类
由或非门构成的基本RS锁存器的约束条件是SDRD=0。
A.正确
B.错误
正确答案：A
Tag：
数字电路与逻辑设计
非门
条件
时间：2021-07-25 14:12:19
上一篇：
T?触发器的功能是时钟脉冲每作用一次，翻转一次，因此可以作为四分频器使用。
下一篇：
脉冲触发器比边沿触发器的的抗干扰性好。
相关答案
1.
主从JK触发器在CLK=1期间，存在一次性变化。
2.
主从RS触发器在CLK=1期间，RS之间不存在约束。
3.
关于各种触发器的描述，下列说法错误的是（）
4.
锁存器或触发器的0态是指（）
5.
T触发器中，当T=1时，触发器实现（）功能。
6.
边沿结构的基础JK触发器是在CLK时钟的（）触发的。
7.
异或逻辑门完成的运算也称为模2加。
8.
当门电路的2个输入信号同时向相同方向跳变时，由于变化的速度不一样而在输出端产生错误的尖峰脉冲，这种现象称为竞争-冒险现象。（）
9.
编码器74HC148的输出信号输出选通标志有效表示编码器工作并且有有效编码信号输入。
10.
在组合逻辑电路中，任意时刻电路的输出只跟当前输入的有关，而与电路原来的状态无关。
热门答案
1.
一个64选1的数据选择器有（）个选择控制信号输入端。
2.
一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
3.
TTL集成芯片74LS138是3/8线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出Y7?Y6?Y5?Y4?Y3?Y2?Y1?Y0?为（）
4.
用代码代表特定信号或者将代码赋予特定含义的过程称为（）
5.
只考虑本位数而不考虑低位来的进位的加法称为（）。
6.
组合逻辑电路的竞争-冒险是由于（）引起的。
7.
在组合逻辑电路的常用设计方法中,可以用（）来表示逻辑抽象的结果。
8.
在下列电路中,只有（）属于组合逻辑电路。
9.
用高电平为输出有效的译码器实现组合逻辑电路时,还需要（）
10.
在二进制译码器中,若输入有4位代码,则输出有（）个信号。