首页
边沿结构的基础JK触发器是在CLK时钟的（）触发的。
精华吧
→
答案
→
知到智慧树
→
未分类
边沿结构的基础JK触发器是在CLK时钟的（）触发的。
上升沿
下降沿
高电平
低电平
正确答案：上升沿
Tag：
数字电路与逻辑设计
触发器
时钟
时间：2021-07-25 14:12:15
上一篇：
异或逻辑门完成的运算也称为模2加。
下一篇：
T触发器中，当T=1时，触发器实现（）功能。
相关答案
1.
当门电路的2个输入信号同时向相同方向跳变时，由于变化的速度不一样而在输出端产生错误的尖峰脉冲，这种现象称为竞争-冒险现象。（）
2.
编码器74HC148的输出信号输出选通标志有效表示编码器工作并且有有效编码信号输入。
3.
在组合逻辑电路中，任意时刻电路的输出只跟当前输入的有关，而与电路原来的状态无关。
4.
一个64选1的数据选择器有（）个选择控制信号输入端。
5.
一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
6.
TTL集成芯片74LS138是3/8线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出Y7?Y6?Y5?Y4?Y3?Y2?Y1?Y0?为（）
7.
用代码代表特定信号或者将代码赋予特定含义的过程称为（）
8.
只考虑本位数而不考虑低位来的进位的加法称为（）。
9.
组合逻辑电路的竞争-冒险是由于（）引起的。
10.
在组合逻辑电路的常用设计方法中,可以用（）来表示逻辑抽象的结果。
热门答案
1.
在下列电路中,只有（）属于组合逻辑电路。
2.
用高电平为输出有效的译码器实现组合逻辑电路时,还需要（）
3.
在二进制译码器中,若输入有4位代码,则输出有（）个信号。
4.
数字电路中，驱动门的灌电流是指其输出高电平时的电流。
5.
数字电路中，驱动门的输出低电平最大值VOLmax与负载门G2输入低电平最大值VILmax的关系应满足VOLmax≤VILmax。
6.
OD门的中文含义是集电极开路门电路。
7.
下图中，三态门的使能端EN是高电平有效，即当EN=0时输出高阻态。
8.
漏极开路的门电路可以将输出端直接接在一起实现线与功能，漏极开路的门门电路在工作时必须要将输出端经下拉电阻接到地上。
9.
下图所示CMOS门电路的逻辑功能是（）门
10.
对TTL与非门多余输入端的处理，不能将它们（）。