首页
一个64选1的数据选择器有（）个选择控制信号输入端。
精华吧
→
答案
→
知到智慧树
→
未分类
一个64选1的数据选择器有（）个选择控制信号输入端。
6
16
32
64
正确答案：6
Tag：
数字电路与逻辑设计
数据
时间：2021-07-25 14:12:12
上一篇：
一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
下一篇：
在组合逻辑电路中，任意时刻电路的输出只跟当前输入的有关，而与电路原来的状态无关。
相关答案
1.
TTL集成芯片74LS138是3/8线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出Y7?Y6?Y5?Y4?Y3?Y2?Y1?Y0?为（）
2.
用代码代表特定信号或者将代码赋予特定含义的过程称为（）
3.
只考虑本位数而不考虑低位来的进位的加法称为（）。
4.
组合逻辑电路的竞争-冒险是由于（）引起的。
5.
在组合逻辑电路的常用设计方法中,可以用（）来表示逻辑抽象的结果。
6.
在下列电路中,只有（）属于组合逻辑电路。
7.
用高电平为输出有效的译码器实现组合逻辑电路时,还需要（）
8.
在二进制译码器中,若输入有4位代码,则输出有（）个信号。
9.
数字电路中，驱动门的灌电流是指其输出高电平时的电流。
10.
数字电路中，驱动门的输出低电平最大值VOLmax与负载门G2输入低电平最大值VILmax的关系应满足VOLmax≤VILmax。
热门答案
1.
OD门的中文含义是集电极开路门电路。
2.
下图中，三态门的使能端EN是高电平有效，即当EN=0时输出高阻态。
3.
漏极开路的门电路可以将输出端直接接在一起实现线与功能，漏极开路的门门电路在工作时必须要将输出端经下拉电阻接到地上。
4.
下图所示CMOS门电路的逻辑功能是（）门
5.
对TTL与非门多余输入端的处理，不能将它们（）。
6.
为实现数据传输的总线结构，要选用（）门电路。
7.
输出端可直接连在一起实现“线与”逻辑功能的门电路是（）。
8.
下列门电路工作速度最快的一种是（）。
9.
因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
10.
逻辑变量的取值，1比0大。