首页
组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关，，还与电路原来的状态有关。
精华吧
→
答案
→
远程教育
→
国家开放大学
组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关，，还与电路原来的状态有关。
A、正确
B、错误
正确答案：B
Tag：
电路
时刻
逻辑
时间：2024-10-22 21:16:32
上一篇：
十进制数25.625对应的二进制数为11010.101B。
下一篇：
卡诺图简化法中选取化简后的乘积项，选取原则不应是（）。
相关答案
1.
同步时序逻辑电路设计中，状态编码采用相邻编码法是为了消除电路中的竞争。
2.
十进制数63的余3循环BCD码是01010010。
3.
有些函数用卡诺图化简所得的最简式不是唯一的，则这个函数的真值表也不是唯一的。
4.
若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T=A。
5.
组合逻辑电路中的竞争是由逻辑设计错误引起的。
6.
（100101011100.00010100）5211BCD表示的十进制数为647.12D。
7.
与十六进制数0.6H等值的十进制数是0.375。
8.
触发器有两个稳定状态：称为“1”状态，称为“0”状态。
9.
最简或与式是逻辑函数标准形式之一。
10.
逻辑函数F的卡诺图若全为1，对应F=1。
热门答案
1.
同一逻辑电路用正逻辑描述出的逻辑功能和用负逻辑描述出的逻辑功能应该一致。
2.
并行加法器采用超前进位的目的是简化电路结构。
3.
二进制码1001对应的余3BCD码是（）。
4.
下列8421BCD码中是偶数的有（）。
5.
除（）以外，其它均属于逻辑代数的基本逻辑形式。
6.
逻辑代数中的常用运算是（）。
7.
对于8421BCD码010101010101转换成十进制数为（）。
8.
若干个具有三态输出的电路输出端接到一点工作时，必须保证（）。
9.
‘A’、‘0、’和‘a’的ASCII码分别是（）。
10.
最简与或式要求的每个乘积项中的因子数最少对应实际电路中（）。