首页
并行加法器采用超前进位的目的是简化电路结构。
精华吧
→
答案
→
远程教育
→
国家开放大学
并行加法器采用超前进位的目的是简化电路结构。
A、正确
B、错误
正确答案：B
Tag：
加法器
电路
结构
时间：2024-10-22 21:16:15
上一篇：
二进制码1001对应的余3BCD码是（）。
下一篇：
同一逻辑电路用正逻辑描述出的逻辑功能和用负逻辑描述出的逻辑功能应该一致。
相关答案
1.
下列8421BCD码中是偶数的有（）。
2.
除（）以外，其它均属于逻辑代数的基本逻辑形式。
3.
逻辑代数中的常用运算是（）。
4.
对于8421BCD码010101010101转换成十进制数为（）。
5.
若干个具有三态输出的电路输出端接到一点工作时，必须保证（）。
6.
‘A’、‘0、’和‘a’的ASCII码分别是（）。
7.
最简与或式要求的每个乘积项中的因子数最少对应实际电路中（）。
8.
将（58.125）10转换为二进制，其结果为（）。
9.
表示一个两位十进制数至少需要（）位二进制数。
10.
十进制有限位纯小数化成二进制数（）。
热门答案
1.
组合逻辑电路中的险象是由于（）引起的。
2.
在逻辑电路中三极管即可工作在放大，饱和、截止状态。
3.
与二进制数101.001B等值的十进制数是5.375。
4.
同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
5.
逻辑函数表达式的标准形式有最小项表达式（标准与或式）和最大项表达式（标准或与式）。
6.
逻辑函数Y=A+B+C+B已是最简与或表达式。
7.
逻辑代数的基本逻辑运算是与、或和非。
8.
余3BCD码是有权码。
9.
约束项是不允许出现或不可能出现的变量取值组合，其值总是等于0。
10.
任意两个最大项之和恒为0。