首页
组合逻辑电路中的险象是由于（）引起的。
精华吧
→
答案
→
远程教育
→
国家开放大学
组合逻辑电路中的险象是由于（）引起的。
电路有多个输出
电路中的时延
逻辑门类型不同
电路未达到最简
正确答案：电路中的时延
Tag：
电路
险象
逻辑
时间：2024-10-22 21:15:55
上一篇：
在逻辑电路中三极管即可工作在放大，饱和、截止状态。
下一篇：
十进制有限位纯小数化成二进制数（）。
相关答案
1.
与二进制数101.001B等值的十进制数是5.375。
2.
同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
3.
逻辑函数表达式的标准形式有最小项表达式（标准与或式）和最大项表达式（标准或与式）。
4.
逻辑函数Y=A+B+C+B已是最简与或表达式。
5.
逻辑代数的基本逻辑运算是与、或和非。
6.
余3BCD码是有权码。
7.
约束项是不允许出现或不可能出现的变量取值组合，其值总是等于0。
8.
任意两个最大项之和恒为0。
9.
与十六进制数7B.2H等值的十进制数是123.125。
10.
最小项表达式（标准与或式）是逻辑函数标准形式之一。
热门答案
1.
同步时序逻辑电路中的无效状态是由于状态表没有达到最简导致的。
2.
逻辑代数是分析与设计数字逻辑电路的数学工具。
3.
任意两个最小项之积恒为0，全体最小项之和恒为1。
4.
一个真值表可能对应多个逻辑函数表达式。
5.
（001111110001.01011111）2421BCD表示的十进制数为391.59D。
6.
与二进制数10000001B等值的十进制数是129。
7.
门电路多余输入端的处理方法是：与门的多余端上拉到电源或多并接；或门的多余端接地。
8.
采用主从式结构，或者增加维持阻塞功能，都可解决触发器的“空翻”现象。
9.
存在约束项的逻辑函数化简中，在与或标准型中有利于化简逻辑函数时，相应约束项可以视为1。
10.
设逻辑表达式A+B=B+C，则A=C。