同步时序逻辑电路中的无效状态是由于状态表没有达到最简导致的。


同步时序逻辑电路中的无效状态是由于状态表没有达到最简导致的。

A、正确

B、错误

正确答案:B


Tag:状态 时序 电路 时间:2024-10-22 21:15:43