首页
在多数码管动态扫描显示电路中，74X48集成块属于（）
精华吧
→
答案
→
远程教育
→
其它
在多数码管动态扫描显示电路中，74X48集成块属于（）
A.编码器
B.加法器
C.数据选择器
D.显示译码器
正确答案：D
Tag：
加法器
译码器
集成块
时间：2024-06-21 15:39:21
上一篇：
一个触发器可记录一位二进制代码，它有（）个稳定状态。
下一篇：
在多数码管动态扫描显示电路中，74X153集成块属于（）
相关答案
1.
触发器是边沿触发的存储元件。
2.
时钟脉冲的上升沿是指低电平变为高电平的动态过程。
3.
基本RS锁存器存在约束项。
4.
触发器的存储状态仅在时钟脉冲边沿（上升沿或下降沿）才有可能发生改变。
5.
锁存器是电平敏感的存储元件。
6.
如图所示符号，属于（）的逻辑符号图
7.
基本RS锁存器可由与非门构成，也可由或非门构成。
8.
描述锁存器逻辑功能的方法有（）
9.
使用与非门组成的基本RS锁存器电路中不存在反馈。
10.
时钟脉冲的下升沿是指低电平变为高电平的动态过程。
热门答案
1.
上升沿触发的边沿D触发器在时钟脉冲CP上升沿到来前输入D=1，而在CP上升沿过后输入D变为0，请问，在这个CP上升沿后，下一个上升沿到来前，触发器状态为（）。
2.
在数字系统中，时钟脉冲信号本质上就是一定频率的矩形波。
3.
边沿触发器只有时钟脉冲上升沿或下降沿时，它的输出状态才有可能改变。
4.
欲使边沿JK触发器随时钟边沿的变化，按Qn+1=1工作，需将JK触发器的输入端设置为（）
5.
边沿JK触发器，具有的逻辑功能有（）
6.
时序逻辑电路包含组合电路为和存储单元，在时序逻辑电路中，组合电路可以没有，但存储单元却不可或缺。
7.
将边沿JK触发器的输入端J和输入端K相连接，即可构成边沿D触发器。
8.
Mealy型时序逻辑电路的输出与输入和触发器状态两者有关，而Moore型时序逻辑电路仅与触发器的状态有关。
9.
同步时序电路是逻辑电路的存储单元使用同一种类型的触发器。
10.
时序逻辑电路在逻辑功能上具有的特点是：任意时刻电路的稳定输出，不仅与该时刻各个输入变量的取值有关，而且还与电路原来的状态有关。