首页
RAM 与ROM比较，其缺点是掉电丢失信息。（）
精华吧
→
答案
→
知到智慧树
→
未分类
RAM 与ROM比较，其缺点是掉电丢失信息。（）
A.错
B.对
正确答案：对
Tag：
缺点
信息
时间：2024-01-14 21:09:54
上一篇：
用集成计数器74HVC161构成的计数器如图(a)所示，则该计数器的状态转换图为(b)。（）
下一篇：
存储器容量的扩展即是位数和字长的扩展。（）
相关答案
1.
用集成计数器74HVC161构成的计数器为八进制加计数器。（）
2.
某计数器的输出波形如图所示，该计数器是：（）
3.
下列电路中，不属于时序逻辑电路的是：（）
4.
8位移位寄存器，串行输入时经（）个脉冲 后，8位数码全部移入寄存器中。
5.
四个触发器组成的环行计数器最多有多少个有效状态。（）
6.
根据组成计数器的各触发器状态翻转的时间与CP的关系分类，计数器可分为哪两种：（）
7.
同步计数器和异步计数器比较，同步计数器的最显著优点是：（）
8.
同步时序电路具有统一的时钟CP控制。()
9.
把一个5进制计数器与一个10进制计数器串联 可得到15进制计数器。（）
10.
时序电路中一定含有记忆功能的器件。（）
热门答案
1.
异步时序电路的各级触发器类型不同。（）
2.
时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系。（）
3.
为实现如图所示的触发器逻辑功能转换，虚线框中应为：()。
4.
边沿式D触发器是一种 （）稳态电路。（）
5.
要使JK触发器的输出Q从1就成0，它的输入信号JK就为：（）
6.
如果把D触发器的输出Q反馈连接到输入D，则输出Q的脉冲波形的频率为CP脉冲频率f的：（）
7.
同步RS触发器的两个输入信号RS为00，要使它的输出从0变成1，它的RS应为：（）
8.
下列触发器中没有约束条件的是：（）
9.
对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（）
10.
同步触发器存在空翻现象，而边沿触发器 和主从触发器克服了空翻。（）