首页
同步时序电路具有统一的时钟CP控制。()
精华吧
→
答案
→
知到智慧树
→
未分类
同步时序电路具有统一的时钟CP控制。()
A.错
B.对
正确答案：对
Tag：
时序
时钟
电路
时间：2024-01-14 21:09:42
上一篇：
把一个5进制计数器与一个10进制计数器串联 可得到15进制计数器。（）
下一篇：
同步计数器和异步计数器比较，同步计数器的最显著优点是：（）
相关答案
1.
时序电路中一定含有记忆功能的器件。（）
2.
异步时序电路的各级触发器类型不同。（）
3.
时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系。（）
4.
为实现如图所示的触发器逻辑功能转换，虚线框中应为：()。
5.
边沿式D触发器是一种 （）稳态电路。（）
6.
要使JK触发器的输出Q从1就成0，它的输入信号JK就为：（）
7.
如果把D触发器的输出Q反馈连接到输入D，则输出Q的脉冲波形的频率为CP脉冲频率f的：（）
8.
同步RS触发器的两个输入信号RS为00，要使它的输出从0变成1，它的RS应为：（）
9.
下列触发器中没有约束条件的是：（）
10.
对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（）
热门答案
1.
同步触发器存在空翻现象，而边沿触发器 和主从触发器克服了空翻。（）
2.
由两个TTL或非门构成的基本RS触发器，当 R=S=0时，触发器的状态为不定。（）
3.
用数据选择器实现逻辑函数的逻辑图如图所示，则逻辑函数Y=AB+BC+AC。（）
4.
与4位串行进位加法器比较，使用超前进位全加器的目的是：（）
5.
已知 74LS138 译码器的输入三个使能端（E1=1， E2A = E2B=0）时，地址码 A2A1A0=011， ) 。 则输出 Y7 ～Y0 是：（）
6.
一位8421BCD码译码器的数据输入线与译码输出线的组合是：（）
7.
利用2个74LS138和1个非门，可以扩展得到1个（ ) 线译码器。
8.
欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是：（）
9.
十六路数据选择器的地址输入（选择控制）端的个数为：（）
10.
共阳接法发光二极管数码显示器需选用有效输 出为高电平的七段显示译码器来驱动。（）