首页
555定时器的TH端、TR端的电平分别小于2VDD/3和VDD/3时定时器的输出状态是（）。
精华吧
→
答案
→
知到智慧树
→
未分类
555定时器的TH端、TR端的电平分别小于2VDD/3和VDD/3时定时器的输出状态是（）。
A.0
B.原状态
C.不确定
D.1
正确答案：1
Tag：
定时器
状态
电平
时间：2024-01-14 21:05:29
上一篇：
555定时器的2脚、6脚接在一起构成（）。
下一篇：
单稳态触发器的暂稳态维持时间用tW表示，与电路中RC成正比。
相关答案
1.
以下各电路中，可以产生脉冲用于定时的是（）。
2.
用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为（）。
3.
石英晶体多谐振荡器的最突的出优点是（）。
4.
一个由555定时器构成的单稳态触发器的正脉冲宽度为（）。
5.
只有暂稳态的电路是（）。
6.
环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。
7.
环形计数器如果不作自启动修改，则总有孤立状态存在。
8.
同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。
9.
由两片74LS161芯片构成29进制加法计数器，两片计数器芯片的连接方式有（）。
10.
下面几项属于时序逻辑电路的是（）。
热门答案
1.
移位寄存器的逻辑功能包括（）。
2.
n位扭环形计数器中，无效状态的个数为（）。
3.
一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为（）。
4.
N个触发器可以构成最大计数长度（进制数）为（）的计数器。
5.
要构成七进制计数器，（）。
6.
一个4位串行数据输入的移位寄存器，时钟脉冲频率为1kHz，完成转换4位并行数据输出的时间为（）。
7.
Mealy型时序逻辑电路的输出是（）。
8.
一般情况下，时序逻辑电路在结构上包含（）。
9.
主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（）
10.
触发器的输出包含两个暂稳态。