首页
一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为（）。
精华吧
→
答案
→
知到智慧树
→
未分类
一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为（）。
A.00111
B.01010
C.01011
D.01100
正确答案：01011
Tag：
计数器
状态
脉冲
时间：2024-01-14 21:05:12
上一篇：
N个触发器可以构成最大计数长度（进制数）为（）的计数器。
下一篇：
n位扭环形计数器中，无效状态的个数为（）。
相关答案
1.
要构成七进制计数器，（）。
2.
一个4位串行数据输入的移位寄存器，时钟脉冲频率为1kHz，完成转换4位并行数据输出的时间为（）。
3.
Mealy型时序逻辑电路的输出是（）。
4.
一般情况下，时序逻辑电路在结构上包含（）。
5.
主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（）
6.
触发器的输出包含两个暂稳态。
7.
JK触发器初始状态Q=1，欲使JK触发器次态按Q*=1工作，可使JK触发器的输入端（）。
8.
JK触发器（）。
9.
能够存储二值信息的器件有（）。
10.
寻址容量为16K×8的RAM需要（）根地址线。
热门答案
1.
某存储器具有8根地址线和8根双向数据线，则该存储器的容量为（）。
2.
对于D触发器，若CP脉冲到来前所加的激励信号D＝１，可以使触发器的状态（）。
3.
JK触发器处于翻转状态时，输入信号的条件是（）。
4.
下列哪一种触发器容易产生“直通”问题？（）
5.
使触发器的状态变化分两步完成的触发方式是（）。
6.
当与非门构成的基本SR锁存器处于置0状态时，其输入信号S、R取值应为（）。
7.
组合逻辑电路由逻辑门和触发器构成。
8.
串行进位加法器的缺点是运算速度慢，优点是电路结构简单。超前进位加法器的优点是运算速度快，缺点是电路结构复杂。
9.
能实现两个1位二进数和来自低位的进位相加的电路叫全加器。
10.
组合逻辑电路中的竞争-冒险是由于（）引起的。