首页
JK触发器处于翻转状态时，输入信号的条件是（）。
精华吧
→
答案
→
知到智慧树
→
未分类
JK触发器处于翻转状态时，输入信号的条件是（）。
A.J=0，K=1
B.J=1，K=1
C.J=0，K=0
D.J=1，K=0
正确答案：J=1，K=1
Tag：
触发器
信号
状态
时间：2024-01-14 21:04:57
上一篇：
下列哪一种触发器容易产生“直通”问题？（）
下一篇：
对于D触发器，若CP脉冲到来前所加的激励信号D＝１，可以使触发器的状态（）。
相关答案
1.
使触发器的状态变化分两步完成的触发方式是（）。
2.
当与非门构成的基本SR锁存器处于置0状态时，其输入信号S、R取值应为（）。
3.
组合逻辑电路由逻辑门和触发器构成。
4.
串行进位加法器的缺点是运算速度慢，优点是电路结构简单。超前进位加法器的优点是运算速度快，缺点是电路结构复杂。
5.
能实现两个1位二进数和来自低位的进位相加的电路叫全加器。
6.
组合逻辑电路中的竞争-冒险是由于（）引起的。
7.
设计一个裁判表决电路。裁判组由三人组成，分别为：主裁判A，副裁判B和副裁判C。判定比赛的规则如下：只有当两个或两个以上裁判支持，并且其中有一个是主裁判时，比赛结果的裁决才有效。令A、B、C为1表示支持，为0表示反对。裁决结果Y为1表示有效，Y为0表示无效。下列表达式中能实现改电路功能的是（）。
8.
双四选一数据选择器构成的组合逻辑电路，输入变量为A、B、C，输出逻辑函数为F1、F2，其功能为（）。
9.
用4选1数据选择器不能实现3变量的逻辑函数。
10.
消除组合逻辑电路“竞争-冒险”的方法有（）。
热门答案
1.
一个八选一的数据选择器，（）数据输入端。
2.
在下列选项中，不是组合电路的有（）。
3.
当编码器74HC148的输入端I1’、I5’、I6’、I7’为低电平，其余输入端为高电平时，则输出的编码信号为（）。
4.
一个译码器若有100个译码输出端，则译码输入端有（）个。
5.
CMOS门电路可以把输出端并联使用以实现“线与”逻辑。
6.
TTL与非门输入端接+5V时，逻辑上属于输入“1”。
7.
CMOS 电路比 TTL 电路功耗大。
8.
对于TTL与非门，只要有一个输入为低电平，输出即为高电平，所以对与非门多余输入端的处理不能接低电平。
9.
CMOS "OD门" 的输出端可连接在一起实现“线与”。
10.
或非门的多余输入端不能接高电平。