首页
与同步时序逻辑电路相比，异步时序逻辑电路具有结构简单的优点，但它的缺点是（）
精华吧
→
答案
→
知到智慧树
→
未分类
与同步时序逻辑电路相比，异步时序逻辑电路具有结构简单的优点，但它的缺点是（）
A.功耗较高
B.无自启动能力
C.抗干扰能力较弱
D.工作速度较慢
正确答案：工作速度较慢
Tag：
电子技术基础
时序
电路
时间：2024-01-07 14:53:08
上一篇：
N个触发器可以构成存储（）为位二进制数据的寄存器。
下一篇：
第四代电子计算机使用的电子元件是
相关答案
1.
同步时序电路具有统一的时钟CP控制。
2.
把一个五进制计数器和一个十进制计数器串联可得到一个15进制的计数器。
3.
计数器的模是指构成计数器的触发器的个数。
4.
存储N位二进制代码需要N个触发器。
5.
异步时序逻辑电路分析方法不需要写出触发器的时钟信号。
6.
异步时序逻辑电路的触发器不是同时的，没有统一的CLK。
7.
欲使主从JK触发器在时钟脉冲作用下的次态和现态相反，则JK的取值应为（）
8.
锁存器和触发器有两个工作特性，一是具有两个能够自动保持的稳定状态，二是在输入信号作用下可以触发翻转。正是由于这两个性能，才使锁存器和触发器得以（）
9.
为将D触发器转换为T触发器，所示电路的虚框内应是（）
10.
电路如图所示，经CP脉冲作用后，如要使得触发器的状态不变，则A、B输入应为（）
热门答案
1.
对于用两个或非门构成的基本SR锁存器，如果S=R=0，则触发器的状态应为（）
2.
电路如图所示，SD、RD能起到直接置位和复位作用的时刻是（）
3.
在下列锁存器和触发器中，没有约束条件的是（）
4.
对于JK 触发器，设输入J=0，K=1，在CP脉冲作用后，触发器的次态应为（）
5.
欲使与非门构成的基本SR锁存器保持原态不变，则输入信号应为（）
6.
组合逻辑电路无法消除竞争与冒险的是（）
7.
优先识别级别信号并进行编码的组合逻辑器件称为（）
8.
3位二进制代码可译（）个高低电平信号。
9.
由于竞争而引起的电路输出发生瞬间错误地现象称为冒险。
10.
数据选择器又叫多路开关。