首页
异步时序逻辑电路的触发器不是同时的，没有统一的CLK。
精华吧
→
答案
→
知到智慧树
→
未分类
异步时序逻辑电路的触发器不是同时的，没有统一的CLK。
A.正确
B.错误
正确答案：正确
Tag：
电子技术基础
触发器
时序
时间：2024-01-07 14:53:01
上一篇：
欲使主从JK触发器在时钟脉冲作用下的次态和现态相反，则JK的取值应为（）
下一篇：
异步时序逻辑电路分析方法不需要写出触发器的时钟信号。
相关答案
1.
锁存器和触发器有两个工作特性，一是具有两个能够自动保持的稳定状态，二是在输入信号作用下可以触发翻转。正是由于这两个性能，才使锁存器和触发器得以（）
2.
为将D触发器转换为T触发器，所示电路的虚框内应是（）
3.
电路如图所示，经CP脉冲作用后，如要使得触发器的状态不变，则A、B输入应为（）
4.
对于用两个或非门构成的基本SR锁存器，如果S=R=0，则触发器的状态应为（）
5.
电路如图所示，SD、RD能起到直接置位和复位作用的时刻是（）
6.
在下列锁存器和触发器中，没有约束条件的是（）
7.
对于JK 触发器，设输入J=0，K=1，在CP脉冲作用后，触发器的次态应为（）
8.
欲使与非门构成的基本SR锁存器保持原态不变，则输入信号应为（）
9.
组合逻辑电路无法消除竞争与冒险的是（）
10.
优先识别级别信号并进行编码的组合逻辑器件称为（）
热门答案
1.
3位二进制代码可译（）个高低电平信号。
2.
由于竞争而引起的电路输出发生瞬间错误地现象称为冒险。
3.
数据选择器又叫多路开关。
4.
半导体数码管分共阴极和共阳极两种。
5.
数字电路只能以二进制信号工作。
6.
组合逻辑电路的设计就是根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路。
7.
通过逻辑电路可以直接写出逻辑函数。
8.
组合逻辑电路在任何时刻，电路的输出状态只取决于该时刻输入信号的组合而与电路原来的状态无关。
9.
若A×B = A+B，则A=B。
10.
二进制数110101的8421BCD码为01010011。