首页
欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为（）个。
精华吧
→
答案
→
知到智慧树
→
未分类
欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为（）个。
A.4
B.3
C.2
D.8
正确答案：2
Tag：
数字电子技术
译码器
容量
时间：2023-12-31 14:27:36
上一篇：
某存储容量为1K×8的RAM，其地址线有（）条。
下一篇：
具有对半导体存储器的存储单元进行选择作用的是存储器的（）。
相关答案
1.
4片16K×8存储芯片可以设计成（）容量的存储器。
2.
需要定时刷新的半导体存储器芯片是（）。
3.
目前比较流行的硬件描述语言主要有Verilog HDL和VHDL。
4.
阻塞式赋值语句是<；=，非阻塞式赋值语句是=。
5.
Verilog HDL的端口声明语句中，用（）关键字声明端口为双向端口。
6.
EDA指的是电子设计自动化。
7.
已知“a=1b’1；b=3b'；001；”那么{a，b}＝（）。
8.
在verilog语言中，a=4b’1011，那么&；a=（）。
9.
P，Q，R都是4bit的输入矢量，下面哪一种表达形式是正确的（）。
10.
已知x=4’b1001，y=4’0110，则x的4位补码为4’b1111，而y的4位的补码为（）。
热门答案
1.
如果wire类型的变量说明后未被幅值，则其缺省值为（）。
2.
下列标识符中，不合法的是（）。
3.
双向移位寄存器即可以将数码左移，也可以右移。
4.
移位寄存器不仅可以寄存代码，还可以实现数据的串-并转换和处理。
5.
时序逻辑电路的输出状态不仅与前一刻电路的输出状态有关，还与电路当前的输入变量组合有关。
6.
以下不属于时序电路的是（）。
7.
在使用74LS161的清零功能设计计数器时会存在过渡态。
8.
同步十进制加法计数器的初态为Q3Q2Q1Q0=0000，则当第6个CP到来时Q3Q2Q1Q0=（）。
9.
如果一个寄存器的数码是“同时输入，同时输出”，则该寄存器是采用（）。
10.
在同步时序电路设计过程中，如果最简状态表中有2^N个状态，且用N个触发器实现该电路，则不需要检查自启动能力。