首页
在verilog语言中，a=4b’1011，那么&；a=（）。
精华吧
→
答案
→
知到智慧树
→
未分类
在verilog语言中，a=4b’1011，那么&；a=（）。
A.1b’0
B.4b’1011
C.4b’1111
D.1b’1
正确答案：1b’0
Tag：
数字电子技术
语言
时间：2023-12-31 14:27:27
上一篇：
P，Q，R都是4bit的输入矢量，下面哪一种表达形式是正确的（）。
下一篇：
已知“a=1b’1；b=3b'；001；”那么{a，b}＝（）。
相关答案
1.
已知x=4’b1001，y=4’0110，则x的4位补码为4’b1111，而y的4位的补码为（）。
2.
如果wire类型的变量说明后未被幅值，则其缺省值为（）。
3.
下列标识符中，不合法的是（）。
4.
双向移位寄存器即可以将数码左移，也可以右移。
5.
移位寄存器不仅可以寄存代码，还可以实现数据的串-并转换和处理。
6.
时序逻辑电路的输出状态不仅与前一刻电路的输出状态有关，还与电路当前的输入变量组合有关。
7.
以下不属于时序电路的是（）。
8.
在使用74LS161的清零功能设计计数器时会存在过渡态。
9.
同步十进制加法计数器的初态为Q3Q2Q1Q0=0000，则当第6个CP到来时Q3Q2Q1Q0=（）。
10.
如果一个寄存器的数码是“同时输入，同时输出”，则该寄存器是采用（）。
热门答案
1.
在同步时序电路设计过程中，如果最简状态表中有2^N个状态，且用N个触发器实现该电路，则不需要检查自启动能力。
2.
当同步时序电路中存在无效循环时，电路不能自启动。
3.
二进制译码器指的是（）。
4.
二-十进制的编码器指的是（）。
5.
编码器译码器电路中，（）电路的输出为二进制代码。
6.
一个8选1MUX的输出两个互补的端子Y和Y'；，这两个输出端的表达式是（）。
7.
若使用4位超前进位加法器74LS283组成两个十位二进制数的减法器，最高位的74LS283的Co，S3，S2的可能取值组合有（）。
8.
用一片74LS138实现逻辑函数时，最多能实现3个变量的函数，在实现过程中需要将函数表达式变换为最小项标准式的与非与非式。
9.
表达式F=AB'；+BC'；有可能产生（）型的冒险。
10.
组合逻辑电路设计的最简是指（）。