首页
CPLD的英文全称是Complex Programmable Logic Device。
精华吧
→
答案
→
知到智慧树
→
未分类
CPLD的英文全称是Complex Programmable Logic Device。
A.正确
B.错误
正确答案：正确
Tag：
EDA技术
英文
全称
时间：2023-12-17 10:34:20
上一篇：
“Field Programmable Gate Array”的中文含义是（）
下一篇：
从可编程元件上分类，PLD可分为（）
相关答案
1.
一个完整的SOBEL图像边缘检测器，其中求出四个方向的图像梯度数据绝对值的最大值，同时判别最大值出现的方向的模块是（）
2.
一个可进行硬件验证的完整的SOBEL图像边缘检测器包括的模块有（）
3.
在CORDIC算法的硬件实现方案中，相对于迭代结构，流水线结构的优点有（）
4.
元件例化语句中的端口映射语句“U1：LCNT8 PORT MAP（CLK=>；CLK， LD=>；LD1， D=>；A， CAO=>；CAO1）； ”，其端口映射方式是（）
5.
语句“IF LD='；1'； THEN COUNT<；=D；”是一个计数器控制进程中的一个语句，其中COUNT为保存计数过程中间结果的信号，则该语句的作用是（）
6.
对于相同的一个VHDL设计，若采用不同的FPGA芯片来实现，该系统的最高频率可能会是不同的。
7.
对于相同的一个VHDL设计，不管采用什么样的FPGA芯片来实现，该系统的最高频率是相同的。
8.
对于组合逻辑程序，在进行VHDL程序的时序仿真的时候，不论每组测试数据的持续时间的长短，都能得到正确的结果。
9.
多位加法器的构成有两种方式：并行进位和串行进位。其中并行进位方式设有进位产生逻辑，运算速度较快；并行进位方式是将全加器级联构成多位加法器，运行速度较慢。
10.
进程间一般是并行运行的，但由于敏感信号的设置不同以及电路的延迟，在时序上，进程间的动作是有先后顺序的。
热门答案
1.
进程间一般是顺序运行的，但由于敏感信号的设置不同以及电路的延迟，在时序上，进程间的动作是没有先后顺序的。
2.
作为FIFO的设计，它包括数据的写操作、数据的写地址修改、数据写满控制，数据的读操作、数据的读地址修改、数据读空控制，因此可用6个进程来描述对应的操作。
3.
有关FIFO正确的说法是（）
4.
所谓分频电路，就是将一个给定的频率较高的数字输入信号，经过适当的处理后，产生一个或数个频率较低的数字输出信号。
5.
计数器的设计，其基本功能包括计数控制和进位控制。其中计数控制又分为正常计数和边界处理，正常计数是进行加1操作或加N操作；边界处理则进行清零。
6.
触发器和寄存器（锁存器），都是具有存储功能的电路，其VHDL程序设计的基本方法是相同的。
7.
三态门电路的输出值包括（）
8.
译码器可以用于（）
9.
在VHDL的结构体中只描述了所希望电路的功能或者说电路行为，而没有直接指明或涉及实现这些行为的硬件结构的描述方式称为（）
10.
VHDL的描述风格有三种，分别是（）