首页
对于组合逻辑程序，在进行VHDL程序的时序仿真的时候，不论每组测试数据的持续时间的长短，都能得到正确的结果。
精华吧
→
答案
→
知到智慧树
→
未分类
对于组合逻辑程序，在进行VHDL程序的时序仿真的时候，不论每组测试数据的持续时间的长短，都能得到正确的结果。
A.正确
B.错误
正确答案：错误
Tag：
EDA技术
程序
时序
时间：2023-12-17 10:34:11
上一篇：
多位加法器的构成有两种方式：并行进位和串行进位。其中并行进位方式设有进位产生逻辑，运算速度较快；并行进位方式是将全加器级联构成多位加法器，运行速度较慢。
下一篇：
对于相同的一个VHDL设计，不管采用什么样的FPGA芯片来实现，该系统的最高频率是相同的。
相关答案
1.
进程间一般是并行运行的，但由于敏感信号的设置不同以及电路的延迟，在时序上，进程间的动作是有先后顺序的。
2.
进程间一般是顺序运行的，但由于敏感信号的设置不同以及电路的延迟，在时序上，进程间的动作是没有先后顺序的。
3.
作为FIFO的设计，它包括数据的写操作、数据的写地址修改、数据写满控制，数据的读操作、数据的读地址修改、数据读空控制，因此可用6个进程来描述对应的操作。
4.
有关FIFO正确的说法是（）
5.
所谓分频电路，就是将一个给定的频率较高的数字输入信号，经过适当的处理后，产生一个或数个频率较低的数字输出信号。
6.
计数器的设计，其基本功能包括计数控制和进位控制。其中计数控制又分为正常计数和边界处理，正常计数是进行加1操作或加N操作；边界处理则进行清零。
7.
触发器和寄存器（锁存器），都是具有存储功能的电路，其VHDL程序设计的基本方法是相同的。
8.
三态门电路的输出值包括（）
9.
译码器可以用于（）
10.
在VHDL的结构体中只描述了所希望电路的功能或者说电路行为，而没有直接指明或涉及实现这些行为的硬件结构的描述方式称为（）
热门答案
1.
VHDL的描述风格有三种，分别是（）
2.
对于没有子程序说明的程序包体可以省去，因此程序包首可以独立定义和使用。
3.
一个程序包应包含常数说明、数据类型说明、元件定义、子程序说明等四种内容。
4.
一般地，可在过程定义参量表可以定义的数据流向模式有（）
5.
VHDL的函数首由（）组成。
6.
VHDL子程序调用的特点有（）
7.
对于内部由多个规则模块构成而两端结构不规则的电路，可以用FOR（）GENERATE语句来描述电路内部的规则部分，而根据电路两端的不规则部分形成的条件用IF（）GENERATE语句来描述。
8.
VHDL的元件例化语句用于建立端口之间映射关系的常用方式（）
9.
VHDL元件例化端口映射名字关联方式的符号为（）
10.
VHDL元件例化端口映射语句“ U1：ND2 PORT MAP（S1，S2，C=>；Z1）；”中的端口映射关联方式为（）