首页
主存和CPU之间增加高速缓存的目的是（）
精华吧
→
答案
→
远程教育
→
国家开放大学
主存和CPU之间增加高速缓存的目的是（）
正确答案：解决CPU和主存间的速度匹配问题
Tag：
主存
速度
时间：2023-11-16 10:21:47
上一篇：
在下面关于微处理器的叙述中，错误的是（）
下一篇：
特殊屏蔽方式要解决的主要问题是（）
相关答案
1.
欲从存储单元取某操作数，可采用（）
2.
伪指令ENDP告诉汇编程序（）
3.
实模式下，NMI中断的中断矢量在中断矢量表中的位置是（）
4.
PC机中为使工作于一般全嵌套方式的8259中断控制器能接受下一个中断请求，在中断服务程序结束处应（）
5.
计算机内部，一切信息的存取，处理和传送都是以（）形式进行
6.
执行返回指令，退出中断服务程序，这时返回地址来自（）
7.
JMPWORDPTR[DI]是（）
8.
在保护模式下，代码段的段基址存在于（）中
9.
在数据传送指令执行过程中，不能直接与立即数进行传送的是（）
10.
对存储器访问时，地址线有效和数据线有效的时间关系应该是（???）
热门答案
1.
CPU响应INTR和NMI中断时，相同的必要条件是（）
2.
算术移位指令SAR用于（）
3.
总线周期是指CPU执行一条指令所需的时间。（）
4.
80486的逻辑段不允许有段的重叠和交叉。（）
5.
指令MOVDI，OFFSET[BX][SI]是正确的。（）
6.
SP的内容可以不指向堆栈的栈顶。（）
7.
在可屏蔽中断的嵌套原则中，不允许低级中断打断高级中断，但允许同级中断相互打断。（）
8.
中断服务程序结束时，可用RET指令代替IRET指令返回主程序。（）
9.
指令MOVAX，[BX]的源操作数是寄存器寻址方式。（）
10.
要把变量BUFF的有效地址送给BX，可用MOVBX，BUFF指令。（）