首页
与同步时序电路相比，异步时序电路的主要缺点是（）。
精华吧
→
答案
→
远程教育
→
国家开放大学
与同步时序电路相比，异步时序电路的主要缺点是（）。
正确答案：速度慢
Tag：
时序
电路
缺点
时间：2023-11-15 21:01:54
上一篇：
N个触发器可以构成最大计数长度为（）的计数器。
下一篇：
为了把串行输入的数据转换成并行输出的数据，可以使用（）。
相关答案
1.
组合逻辑电路符合逻辑关系的最简电路形式不会发生竞争冒险现象。（）
2.
CMOS结构的组合逻辑越来越多被采用，是因为CMOS电路耗电量低。（）
3.
若系统中既有数字电路也有模拟电路，印刷电路板应分别设置接地线再合并接地。（）
4.
触发器虽然也是由门电路构成，但它与组合逻辑电路不同，具有逻辑状态的记忆功能。（）
5.
将主从JK触发器的J和K端都接低电平，则在时钟脉冲CP的作用下特性方程应为。（）
6.
当D触发器的现态时，为使每个CP脉冲该触发器翻转一次，D端应接至。（）
7.
由M进制集成计数器构成N进制计数器，当M＜N时一般采用清零法或置位法，当M＞N时则适合采用级联法。（）
8.
该电路为一个门电路连接较多门电路作为负载的结构形式，该电路应该优先选用（）；
9.
该电路以静态工作状态为主，若考虑功耗因素应选用（）。
10.
由组合逻辑电路的功能特点可知，任意时刻电路的输出（）。
热门答案
1.
下列消除竞争冒险的方法中，（）是错的。
2.
普通二进制编码器的输入变量中，任何时刻（）。
3.
三位同学按“少数服从多数”原则设计表决器逻辑电路，下列电路中（）是错误的。
4.
下列三个逻辑电路框图中，（）是译码器。
5.
16选1数据选择器应该有（）个数据输入端。
6.
由时序逻辑电路的功能特点可知，任意时刻触发器电路的输出状态（）。
7.
主从触发器在每个CP脉冲周期，（）。
8.
将十进制小数转换成其他进制数时，应把小数部分乘以新进制的基数（如二进制的基数为2），把得到的整数部分作为新进制小数部分的最低位。（）
9.
逻辑函数可以用真值表、逻辑表达式和逻辑电路图来表示，也可以用卡诺图表示，但卡诺图与其他形式不能相互转换。（）
10.
波形图用于反映逻辑变量之间随时间变化的规律，能够方便直观地表现输入变量的逻辑关系。（）