首页
将主从JK触发器的J和K端都接低电平，则在时钟脉冲CP的作用下特性方程应为。（）
精华吧
→
答案
→
远程教育
→
国家开放大学
将主从JK触发器的J和K端都接低电平，则在时钟脉冲CP的作用下特性方程应为。（）
A.正确
B.错误
正确答案：B
Tag：
主从
触发器
脉冲
时间：2023-11-15 21:01:49
上一篇：
当D触发器的现态时，为使每个CP脉冲该触发器翻转一次，D端应接至。（）
下一篇：
触发器虽然也是由门电路构成，但它与组合逻辑电路不同，具有逻辑状态的记忆功能。（）
相关答案
1.
由M进制集成计数器构成N进制计数器，当M＜N时一般采用清零法或置位法，当M＞N时则适合采用级联法。（）
2.
该电路为一个门电路连接较多门电路作为负载的结构形式，该电路应该优先选用（）；
3.
该电路以静态工作状态为主，若考虑功耗因素应选用（）。
4.
由组合逻辑电路的功能特点可知，任意时刻电路的输出（）。
5.
下列消除竞争冒险的方法中，（）是错的。
6.
普通二进制编码器的输入变量中，任何时刻（）。
7.
三位同学按“少数服从多数”原则设计表决器逻辑电路，下列电路中（）是错误的。
8.
下列三个逻辑电路框图中，（）是译码器。
9.
16选1数据选择器应该有（）个数据输入端。
10.
由时序逻辑电路的功能特点可知，任意时刻触发器电路的输出状态（）。
热门答案
1.
主从触发器在每个CP脉冲周期，（）。
2.
将十进制小数转换成其他进制数时，应把小数部分乘以新进制的基数（如二进制的基数为2），把得到的整数部分作为新进制小数部分的最低位。（）
3.
逻辑函数可以用真值表、逻辑表达式和逻辑电路图来表示，也可以用卡诺图表示，但卡诺图与其他形式不能相互转换。（）
4.
波形图用于反映逻辑变量之间随时间变化的规律，能够方便直观地表现输入变量的逻辑关系。（）
5.
门电路的带负载能力用扇出系数表示，它通常由门电路输出低电平时的带负载能力决定。（）
6.
三态门是能够实现“线与”的逻辑门，当它处于高阻态时，输出端与电路连接断开。（）
7.
CMOS门电路在输入端和输出端的反相器，起到缓冲隔离和规范逻辑电平的作用。（）
8.
CMOS反相器的噪声容限大于TTL门电路的噪声容限，所以抗干扰能力也比TTL电路强。（）
9.
CMOS电路多余输入端不能悬空，TTL门电路的多余输入端可以悬空，悬空端相当于逻辑高电平。（）
10.
题图所示电路能够实现（）逻辑关系。