下列关于总线设计的叙述中，错误的是（）。

精华吧→答案→超星尔雅学习通未分类

A.并行总线传输比串行总线传输速度快

B.采用信号线复用技术可以减少信号线数量

C.采用突发传输方式可提高总线数据传输率

D.采用分离事务通信方式可提高总线利用率

正确答案：A

Tag：总线信号线方式时间：2022-04-11 22:17:01

相关答案

热门答案

1.[2019]在采用”取指、译码/取数、执行、访存、写回”5段流水线的处理器中，执行如下指令序列，共中s0、s1、s2、s3和t2表示寄存器编号。I1：adds2，s1，s0//R[s2]？R[s1]+R[s0]I2：loads3，0(t2)//R[s3M]？[R[2]+0]I3：adds2，s2，s3//R[s2]？R[s2]+R[s3]I4：stores2，0(t2)//M[R[t2]+0]？R[s2]下列指令对中，不存在数据冒险的是（）。
2.[2016]在无转发机制的5段基本流水线中，下列指令序列存在数据冲突的指令对是（）。I1：ADDR1，R2，R3；(R2)+(R3)→R1I2：ADDR5，R2，R4；(R2)+(R4)→RSI3：ADDR4，R5，R3；(R5)+(R3)→R4I4：ADDRS，R2，R6；(R2)+(R6)→R5
3.[2018]若某计算机最复杂指令的执行需要完成5个子功能，分别由功能部件A~E实现，各功能部件所需时间分别为80ps、50ps、50ps、70ps和50ps，采用流水线方式执行指令，流水段寄存器延迟时间为20ps，则CPU时钟周期至少为（）。
4.[2009]某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间(忽略各功能段之间的缓存时间)分别为90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是（）。
5.[2013]某CPU主频为1.03GHz，采用4级指令流水线，每个流水段的执行需要1个时钟周期。假定CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的吞吐率为（）。
6.双向口与准双向口的区别是什么？
7.嵌入式处理器家族中的单片机、DSP、嵌入式微处理器各有何特点？它们的应用领域有何不同？
8.什么是“嵌入式系统”？
9.AT89S51单片机相当于MCS-51系列单片机中的哪一型号的产品？“S”的含义是什么？
10.MCS-51系列单片机的基本型芯片分别为哪几种？它们的差别是什么？